JPS589403A - デイジタル信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は等間隔瞬時に取出される周期性アナ′田グ信号
のサンプル値に対応する一連のディジタル出力信号を発
生する回路にあって、前記アナログ信号の瞬時周波数を
制御信号によって周波数変。

調されているものとするディジタル信号発生回路に関す
るものである。

周波数変調アナログ信号発生用の回路は多数種々のもの
が既知である。しかし、斯種アナログ回路は複雑であり
、しかもコイルおよびコンデンサ１．。

を使用する必要があるため、斯種回路は半導体結晶に簡
単に集積化することができない。

これに対し、ディジタル回路は極めて有利に集積化する
ことができ、さらにアナログ信号をディジタル処理する
場合の振幅兼時間量子化以外に、）アナログ信号をディ
ジタル化する際に何隻不所望な信号変化が生じない。こ
れがため、多くの場合、特にこれまでアナｐグ周波数被
変調信号を取扱っていたケースではこれらのアナログ信
号をディジタル回路によって直接ディジタル形態にて発
生さ、。

せるのが望ましい。

成る信号をディジタル手段によって別の信号により変調
する回路は米国特許第１３，７８７．７８　ＦＩ号明細
書から既知であるｇなお、これには多数の移相変調信号
を時間−多重形態にて発生させることのできる移相変調
器について記載されている。斯かる変調はディジタル数
発生器によって行われ、この発生−器は読取り専用メモ
リを駆動し、そのディジタル出力端子にはディジタル−
アナログ変換器および低域通過フィルタを接続して、最
終的に帯域幅制限されたアナログ信号を得るようにする
。

このことからして、斯様な方法ではディジタル化周波数
被変調信号を容易に発生させることができない。

本発明の目的は周波数変調信号に対応するディ・ジタル
出力信号を全くディジタル的な手段によって得ることの
できるようにして、周波数変調信号の中心周波数に対す
るこの変調信号の最高信号周波数の比率が大きくて、高
い直線性を呈する大きな周波数スイングを得ることので
きるように適切に接続配置した冒頭にて述べた形式の回
路を提供することにある。

本発明はト述したような目的達成のため、第１デイジタ
ルｉｎユニツトと記憶レジスタとを具えているディジタ
ル式に作動するアキュムレータが。

成る限定数値範囲内で等間隔瞬時に制御信号から取出さ
れる２進数を加算し、かつディジタル出力信号列が記憶
レジスタにおける一連のディジタル値から導出されるよ
うに構成したことを特徴とする。

このようにすれば、各２つの連続ディジタル出力信号間
の差が制御信号に対応し、これは原則的には周波数変調
と同じことである。ディジタル出力信号列に対応する片
割れのアナログ信号は同期性ののこぎり波信号であり、
その立上り時間は制御部信号に依存する。等間隔瞬時は
クリスタル制御発振器によって定めることができ′、ま
たその発振器によってアキュムレータも制御する゛ため
、正確に定められた線形の周波数被変調信号が得られ、
この信号はコイルおよびコンデンサを用いるアナ、。

ログ回路のｌｆＪ会と対比するに、温度変動や、ニー。

ジンクまたは動作電圧の如き種々の影響によっても殆ど
悪影響を受けない。本発明による回路はコイルやコンデ
ンサのよ゛うな素子を具えていないため、回路全体を簡
単に集積化することができる。

周波数変調の直線性は周波数スイングが極めて大きい（
広帯域ＦＭ　）の場合でも十分に保証される。

例えば、斯様な一連のディジタル出力信号を磁気テープ
にアナリグ形態で記録する場合には、帯域制限された周
波数被変調アナログ信号をディジ。

タル−アナログ変換器と、低域通過フィルタによって得
ることができ、このアナログ信号を磁気−テープ装置の
書込みヘッドに供給することができる。のこぎり波信号
は高周波にて叱較的高い振幅成分を常に含む。これがた
め、理想的なほぼ正弦。

波状の信号に近づけるために、本発明の好適例によれば
、ディジタル算術ユニットがキャリ出力端子を具え、加
算時に限定数値範囲を越す場合に前記キャリ出力端子か
らキャリ信号を供給せしめ、該キャリ信号によりスケー
ラ信号がディジタル出力信号の一部を成すスケーラ段を
制御するようにする。

斯かるスケーラ信号によって例えば、各のこぎり波状信
号の周期毎の零値を中心に対称なのこぎり波信号に基い
てディジタル出力信号の符号を反転させることができる
。これにより三角信号に対応する一連のディジタル出力
信号となる。ディジタル出力信号によって斯種二角信号
にできるだけ近似したものを得るのに特に好適な例によ
れば、記憶レジスタの後段にスケーラ信号によって制御
、。

される２進補数形成器を後続させるようにする。

このようにすれば、発生するディジタル出力信号には符
号信号が不要となる。

正弦波の周波数被変調信号に対応する一連のディジタル
出力信号を発生させるためには、記憶レジスタまたは補
数形成器の後段にア四ケータを接続し、これにより各２
進数が与えられる度にその２進数に対応するアーギュメ
ントに対する正弦波周期の値に対応する出力２進数を発
生きせるようにする。なお、Ｌ記供給２進数の数値範囲
は２っの極限値間の正弦波周期の全範囲に対応する。斯
様なアロケータは読取り専用メモリによって簡単に構成
することができる。この場合、スケーラ信号は記憶領域
全体にわたって周期的に変化し得るため、正弦波信号に
対応するディジタル出力信号は記憶レジスタによって供
給され、かつ、のこぎり波信号に対応するディジタル信
号列から直接取出すことができ、またアロケータは補数
形成器の後に設けることができる。

大成の場合、制御信号はアナログ信号である。

これがため、本発明の好適例によれば、アナログ制御信
号の場合に、アナリグ−ディジタル変換器によって制御
信号から２進数を導出させる。このようなアナリグ−デ
ィジタル変換器は完全な回路に簡単に集積化して、外部
コンポーネントを殆ど不要とすることができる。

斯種のアナログ制御信号はアースに適用することも屡々
ある。このような場合に、ディジタル出力信号列によっ
て形成される周波数被変調信号に対する平均値、または
最小の周波数を簡単に得るようにするには、第２の算術
ユニットを設け、こ。

れにより制御信号から取出した各２進数に一定の２進数
を加えて、その加算値を第１算術ユニツトに供給するよ
うにする。このようにして入力信号をディジタル手段に
よって一定の２進数に対応する適当な量だけオフセット
させて、アナログ制御信号をアナログオフセットさせる
のに何等他のフンボーネントを必要としないようにする
。

図面につき本発明を説明する。

図示の本発明によるディジタル信号発生回路で、１゜は
、アナログ制御信号を入力端子】に供給し、この信号を
アナログ−ディジタル変換器２にて等間隔瞬時毎にその
制御信号の値に対応する一連の２進数に変換する。この
変換動作をクロック信号（図示せず）によって制御する
が、斯かるり四ツ１り信号はディジタル出力信号が現わ
れる瞬時をも決定する。好ましくは、制御信号をサンプ
リングして、ディジタル出力信号を出現させる速度でア
ナログ−ディジタル変換器による２進数への変換を行う
ようにする。その理由は、斯様にすれば回、路全体での
処理速度が均一となるからである。制。

御信号がディジタル形態にて与えられる場合には、アナ
ログ−ディジタル変換器を省けることは明らかである。

制御信号は離散ディジタルサンプル形態にて利用できさ
えすればよい。

変換器２の出力端子に現われる２進数の値は、４制御例
号の最大振幅値でも加算器６による最大計数範囲におけ
る値のごく一部であり、斯かる２進数をライン８を介し
て加算器４の一方の入力端子に並列ビットとして供給す
るのが好適であり、加、１゜算器４の他方の入力端子５
には定数０を与える。

この結果、変換器２の２進数は定数Ｃだけ増分されて加
算器４の出力端子に同じ順序で現われる。

なお、加算器４の処理速度による所定の経時的なシフト
は、それが変調処理に何等悪影譬を及ぼさ。

な力から無視する。図面の明瞭化のために、通常加算器
４の後段に設ける中間レジスタは図示せずに省いである
。さらに、２進数をビット並列伝送するために、ライン
８並びに図中のライン７および９以外の素子同志の他の
接続線は実際には多数１］ の並列接続線を具えているが、これらも図面の明瞭化の
ために重線にて示しである。

加算器４によって発止されるディジタル数は一定値Ｃだ
けオフセットされた制御信号に対応し、かつ斯かるディ
ジタル数は加算＠６の一方の入力端子に供給する変調信
号を表わす。なお、上記一定値０は最終的に得られる被
変調信号の低周波を決定する。加算器６の出力端子なメ
モＩＪ　１０に接続し、このメモリの出力端子をライン
１］を介して加算器６の他方の入力端子に接続する。従
って、加算器６とメモリ１０はアキュムレータを構成し
、これは加算器６の一方の入力端子に連続して現われる
値の和をとる。この加算計数時に、加算値が加算器６の
ビット数とメモリ１０の同等のビット数によって決まる
アキュムレータの範囲を越える１際に行われるキャリ（
桁上け）を無視すると、ライン１１には一連の２進数が
得ちれ、これら２進数の等制約に表われる信号はのこぎ
り波状の信号となり、この信号の瞬時立上り詩１ｔ！ｊ
、従ってその瞬時周波数は変調信号の瞬時値を表わす。

これが。

（１２・ ため、ライン１１における一連の２進数は既にディジタ
ル周波数被変調信号である。しかし、このような信号は
アナログ信号に変換されると極めて高い調波成分を含む
ため、のこぎり波状信号は低調波成分を有する別のアナ
ログ信号に変換するのが有効である。

これがため、加算器６のキャリ出力端子７をスケーラ（
桁移動）段８のスケーラ入力端子に接続する。スケーラ
段８は双安定マルチバイブレータによって構成すること
ができる。従って、このス。

ケーラ段８の出力ライン９に現われるスケーラ信号はラ
イン】１における一連の２進数によって形成されたのこ
ぎり波の各周期毎、即ちライン１１における２進数が加
算器６のビット数によって定められた数値範囲を一旦通
過して、この範囲の下側端にて再開する際に切り換わる
。ライン９に現われるスケーラ信号は補数形成器１２の
制御入力端子に供給し、この補数形成器１２のデータ入
力端子もライン１１に接続する。ライン９における成る
信号値に対して補数形成器１２はライン１］の２進数を
出力ライン１８に直接転送し、一方う。

イン９の池の信号値に対して補数形成器１２は、加算器
６によって定められる最大数値範囲に対するライン１１
における２進数の補数値を出力ライン】８に転送する。

従って、ライン１８における一連の２進数はディジタル
化された三角信号を表わし、その周期はライン１】の２
進数に対応するのこぎり波信号の周期の２倍の長さとな
り、入力端子】に供給される制御信号の値はライン】８
における２進数に応じて三角信号の瞬時立上り時間１．
。

によって表わされる。従って、補数形成器１２による周
波数の半減化は情報の損失にはならない。

ライン１１に現われる２進数から同じく低調波のアナロ
グ信号となる一連の２進数を取出す他の方法につき以下
詳細に説明する。

補数形成器１２の出力ライン】８をアルケータ１４に接
続する。このアルケータはライン１８の２進数でアドレ
スされる読取り専用メモリで構成するのが好適である。

アルケータの各記憶位置には適用されるアドレスによっ
て表わされるアーゼ、。

ユメントに対する正弦波周期のディジタル値が含。

まれ、アドレス値の全範囲、即ちライン１８に供給され
る２進数は成る極限値からその反対の極限値までの正弦
波周期の１４、即ち、９ｏ０がら２７ｏＯまでに対応す
る。このようにしてアロケータ１４は入力端子１に供給
された制御信号により周波数変調された正弦波に対応す
る２進数を出力ライン１５に供給する。ライン１５に現
われるこれらの２ａ数はディジタル的にさらに処理する
ことができる。即ち、２進数によって表わされる周波数
波、。

変調信号を磁気テープに記録する場合にはこれらの２進
数をディジタル−アナログ変換器１６に供給して、２進
数に対応するアナ四グサンプル値を得、これらの一連の
サンプル値を低域通過フィルター１８に供給して、出力
端子１９に連続した周波数変調精度波信号を出力させる
ようにすることもできる。

低調波成分のアナログ信号に対応する一連のディジタル
出力信号を発生させるのに、前述した方法とは別の方法
を図面に破線にて示してあり、こ（１５・ の場６にはライン１１をアロケータ１４の一方の入力端
子に接続する。また、ライン９に現われるスケーラ信号
もアロケータ１４に供給する。便宜上、この場合にもア
ロケータ１４はライン］】の２進数によってアドレスさ
れる読取り専用メモリで構成する。この読取り専用メモ
リは正弦波の偽周期のディジタル化サンプル値だけでな
く、例えば９０°に対応するような一方の極限値にて開
始するような正弦波の完全な１周期分のディジタル化サ
ンプル値も包含する。この場合、ライン９は最、１゜上
位ビットのアドレス入力端子に接続する。このようにし
て、のこぎり波信号に対応するライン１】における２進
数によって斯かるのこぎり波の１周期の期間中アロケー
タ１４の読取り専用メモリを適当に駆動させて、１つの
正弦波周期の最大。

値から最小値までのサンプル値が出力ラインＩＦ＋に連
続して現われ、のこぎり波のつぎの周期には］つの正弦
波周期の最小値から最大値までのサンプル値が出力ライ
ン１５に現われるようにする。

このようにすれば、補数形成器１２を省いてもそ。

１１６゜ れを用いる場合と同じ２進数の系列が出力端子１５に得
られる。しかしこの最後に述べた方法ノ場合にはアロケ
ータ】４における読取り専用メモリの記憶容量を２倍と
子る必要がある。

すべての回路素子を同じりｐツク周波数ｆＴで動作させ
るものとすれば、出力端子１９に現われる周波数被変調
正弦波の周波数ｆ、ワと、入力端子１に供給される制御
信号Ｅおよび回路の数値範囲Ｎとの関係は次式のように
なる。

Ｅ＋Ｏ ｆＦＭ　＝ｆＴ　’　２　、Ｎ 数値範囲Ｎおよび定数０は正確に定められ、しかもクロ
ック周波数はクリスタル−制御発振器によって正確に一
定値に維持し得るため、周波数変調精度は極めて高く、
それはほぼ同数の回路素子を用いるアナログ手段によっ
て達成し得る精度よりも遥かに高い。

実際上、ビデオテープ装置に使用するに当っては、クロ
ック周波数ｆＴを１７．７８　ＭＨ２に選定し、加算器
６のビット長、従って加算器４と池の素子のビット長は
１，０２４の数値範囲に対応する】０ピツ。

トに選定した。定数０の値を８８１とし、アナログ−デ
ィジタル変換器２によって供給されるディジタル化制御
信号Ｅの数値範囲を０〜】７８とする場合、出力端子１
９に現、われる周波＠被変調信号の周波数ｆＦＭは８．
８〜４．８　ＭＨｚの範囲内に位置する。

【図面の簡単な説明】

図面は本発明による回路の一例を示すブロック線図であ
る。 】・・・入力端子　　　　　　　　２・・・アナログ−
ディジタル変換器４・・・加算器　　　　　　ｂ・・・
定数入力端子６・・・加算器　　　　　　８・・・スケ
ーラ段】０・・・メモリ　　　　　１２・・・補数形成
器１４・・・アロケータ　　　　　ｌ　６・・・ディジ
タル−アナログ変換器１８・・・低域通過フィルター１
９・・・出力端子。

Claims (1)

1. 【特許請求の範囲】 Ｌ　等間隔瞬時に取出される周期性アナログ信号のサン
   プル値に対応する一連のディジタル出力信号を発生する
   回路にあって、前記アナログ信号の瞬時周波数を制御信
   号によって周波数変調されているものとするディジタル
   信号発生回路において、 第１デイジタル算術ユニツ）（６）と記憶１．。 レジスタ（１０）とを具えているディジタル式に作動す
   るアキュムレータ（６，１０１が成る限定数値範囲内で
   等間隔瞬時に制御信号から取出される２進数を加算し、
   かつディジタル出力信号列が記憶レジスタ（１０）にお
   １ける一連のディジタル値から導出されるように構成し
   たことを特徴とするディジタル信号発生回路。 亀　特許請求の範囲１記載の回路において、ディジタル
   算術ユニット（６）がキャリ出力端子（７）を具え、加
   算時に限定数値範囲を越。 す場合に前記キャリ出力端子からキャリ信号を供給せし
   め、該キャリ信号によりスケーラ信号がディジタル出力
   信号の一部を成すスケーラ段（８）を制御するように構
   成したことを特徴とするディジタル信号発生回路。 ８、　特許請求の範囲２記載の回路において一記憶レジ
   スタ（１０）の後段にスケーラ信号ニよって制御される
   ２進数の補数形成器を接続するようにしたことを特徴と
   するディジタル。 信号発生回路。 表　特許請求の範囲８記載の回路において、記憶レジス
   タ（１０）または補数形成器（１２）の後段にアロケー
   タ（１４）を接続し、各２進数が与えられる際に、該２
   進数に対応する１アーギユメントに対する１つの正弦波
   周期の値に対応する出力２進数を前記アロケーダが発生
   し、適用される２進数の数値範囲が２つの極限値間にお
   ける正弦波周期の全範囲に対応するように構成したこと
   を特徴とする特許ジタル信号発生回路。 五　特許請求の範囲４記載の回路において、記憶レジス
   タＣｌ０）またはアルケータｃ１４）の後段にディジタ
   ル−アナログ変換器（１６）および低域通過フィルター
   Ｃｌ８）を接続するようにしたことを特徴とするディジ
   タル信号発生回路。 ６　特許請求の範囲１−５の何れか１つに記憶の回路に
   おいて、アナログ制御信号の場合に、アナログ−ディジ
   タル変換器（２）によって１．。 制御信号から２進数を取出すように構成したことを特徴
   とするディジタル信号発生回路。 １、　特許請求の範囲６記峨の回路において、該回路に
   第２算術ユニツト（４）を設け、該ユニットによって制
   御信号からの各２進数に−。 定の２進数を加えると共にその加算結果を第１算術ユニ
   ツト（６）に供給するように構成したことを特徴とする
   ディジタル信号発生回路。