JPH03254965A - プリンタのメモリバンク切替え装置 - Google Patents
プリンタのメモリバンク切替え装置Info
- Publication number
- JPH03254965A JPH03254965A JP5540390A JP5540390A JPH03254965A JP H03254965 A JPH03254965 A JP H03254965A JP 5540390 A JP5540390 A JP 5540390A JP 5540390 A JP5540390 A JP 5540390A JP H03254965 A JPH03254965 A JP H03254965A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- memory bank
- decoder
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 74
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はプリンタのメモリバンク切替え装置に関する。
［従来の技術］
第２図はプリンタのメモリバンク切替え装置の従来例を
示す回路構成図である。
示す回路構成図である。
マイクロプロセッサ２０は、データバス２７を介してデ
ータの入力出力を、アドレスバス２８を介してアドレス
の出力をそれぞれ行ってプリンタ全体を制御する。デコ
ーダ２１は、アドレスバス２８に出力されるアドレスか
らバンク切替え用のアドレスを検知する。ラッチ２２は
、デコーダ２１がバンク切替え用のアドレスを検知した
際に、データバス２７からデータを読込んでラッチし、
メモリバンクの番号を指示するためのデータとして保持
する。デコーダ２３は、メモリ読み書き用のアドレスが
アドレスバス２８に出力された際に、メモリ２４．２５
．２６のうち、ラッチ２２が保持したデータが指示する
メモリバンクの番号であるメモリバンク情報に対応する
メモリの読み書きを許可するイネーブル信号を出力する
。
ータの入力出力を、アドレスバス２８を介してアドレス
の出力をそれぞれ行ってプリンタ全体を制御する。デコ
ーダ２１は、アドレスバス２８に出力されるアドレスか
らバンク切替え用のアドレスを検知する。ラッチ２２は
、デコーダ２１がバンク切替え用のアドレスを検知した
際に、データバス２７からデータを読込んでラッチし、
メモリバンクの番号を指示するためのデータとして保持
する。デコーダ２３は、メモリ読み書き用のアドレスが
アドレスバス２８に出力された際に、メモリ２４．２５
．２６のうち、ラッチ２２が保持したデータが指示する
メモリバンクの番号であるメモリバンク情報に対応する
メモリの読み書きを許可するイネーブル信号を出力する
。
以上の構成によって、同一アドレスに複数のメモリを並
列にマツピングすることができる。
列にマツピングすることができる。
［発明が解決しようとする課題］
上述した従来のプリンタのメモリバンク切替え装置は、
メモリバンク情報がラッチ２２のみによって決定される
ので、並列にマツピングされた複数のメモリを連続的に
使用するためにメモリの継ぎ目を変えることがてきない
という欠点がある。
メモリバンク情報がラッチ２２のみによって決定される
ので、並列にマツピングされた複数のメモリを連続的に
使用するためにメモリの継ぎ目を変えることがてきない
という欠点がある。
本発明は、上記欠点に鑑みてなされたものであり、複数
のバンク切替え用のメモリの継ぎ目の位置を変えること
ができるプリンタのメモリバンク切替え装置を提供する
ことを目的とする。
のバンク切替え用のメモリの継ぎ目の位置を変えること
ができるプリンタのメモリバンク切替え装置を提供する
ことを目的とする。
［課題を解決するだめの手段］
本発明のプリンタのメモリバンク切替え装置は、
アドレスバスに出力されるバンク切替え用のアドレスを
検知する第１のデコーダと、第１のデコーダがバンク切
替え用のアドレスを検知した際に、データバスに出力さ
れるメモリバンクの番号を指示するためのデータを保持
するラッチと、アドレスバスにメモリ読み書き用のアド
レスが出力された際に、ラッチが保持しているデータに
基くメモリバンク情報に対応するメモリの読み書きを許
可するイネーブル信号を出力する第２のデコーダとを有
するプリンタのメモリバンク切替え装置において、 アドレスバスにメモリ読み書き用のアドレスが出力され
た際に、ラッチが保持しているデータと、メモリ読み書
き用のアドレスとを加算して、加算結果をメモリバンク
情報として第２のデコーダに与えるアゲ−を有している
。
検知する第１のデコーダと、第１のデコーダがバンク切
替え用のアドレスを検知した際に、データバスに出力さ
れるメモリバンクの番号を指示するためのデータを保持
するラッチと、アドレスバスにメモリ読み書き用のアド
レスが出力された際に、ラッチが保持しているデータに
基くメモリバンク情報に対応するメモリの読み書きを許
可するイネーブル信号を出力する第２のデコーダとを有
するプリンタのメモリバンク切替え装置において、 アドレスバスにメモリ読み書き用のアドレスが出力され
た際に、ラッチが保持しているデータと、メモリ読み書
き用のアドレスとを加算して、加算結果をメモリバンク
情報として第２のデコーダに与えるアゲ−を有している
。
［作用］
メモリの読み書きを行なう際に、アダーが、メモリバン
クの番号とアドレスとを加算し、加算結果の一部をメモ
リバンク情報として出力する。
クの番号とアドレスとを加算し、加算結果の一部をメモ
リバンク情報として出力する。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のプリンタのメモリバンク切替え装置の
一実施例を示す回路構成図である。
一実施例を示す回路構成図である。
マイクロプロセッサ１０は、データバス１７を介してデ
ータの入出力を、アドレスバス１８を介してアドレスの
出力をそれぞれ行ってプリンタ全体を制御する。デコー
ダｌは、アドレスバス１８に出力されるアドレスからバ
ンク切替え用のアドレスを検知（選択）する。ラッチ２
は、デコーダ１がバンク切替え用のアドレスを検知した
際に、データバス１７からデータを読込んでラッチし、
メモリバンクの番号を指示するためのデータとして保持
する。アダー３は、メモリ１１．１２．１３の読み書き
を行う際に用いられるメモリ読み書き用のアドレスがア
ドレスバス１８に出力された際に、ラッチが保持してい
るデータと、アドレスバス１８に出力されているアドレ
スの一部とを加算して、その加算結果の−に位桁をメモ
リバンク情報１５としてデコーダ４に、下位桁をメモリ
アドレス１６としてメモリＩ＋、 １２． ］３にそれ
ぞれ送る。デコーダ４は、メモリ読み書き用のアドレス
がアドレスバス１８に出力された際に、メモリ］］、、
１２．１３のうち、メモリバンク情報１５に対応する
メモリの読み書きを許可するイネーブル信号を出力する
。
ータの入出力を、アドレスバス１８を介してアドレスの
出力をそれぞれ行ってプリンタ全体を制御する。デコー
ダｌは、アドレスバス１８に出力されるアドレスからバ
ンク切替え用のアドレスを検知（選択）する。ラッチ２
は、デコーダ１がバンク切替え用のアドレスを検知した
際に、データバス１７からデータを読込んでラッチし、
メモリバンクの番号を指示するためのデータとして保持
する。アダー３は、メモリ１１．１２．１３の読み書き
を行う際に用いられるメモリ読み書き用のアドレスがア
ドレスバス１８に出力された際に、ラッチが保持してい
るデータと、アドレスバス１８に出力されているアドレ
スの一部とを加算して、その加算結果の−に位桁をメモ
リバンク情報１５としてデコーダ４に、下位桁をメモリ
アドレス１６としてメモリＩ＋、 １２． ］３にそれ
ぞれ送る。デコーダ４は、メモリ読み書き用のアドレス
がアドレスバス１８に出力された際に、メモリ］］、、
１２．１３のうち、メモリバンク情報１５に対応する
メモリの読み書きを許可するイネーブル信号を出力する
。
以上の構成によって、マイクロプロセッサ１０から見る
と、メモリＩＩ、 １２．１３は並列にマ・ソピングさ
れているのではなく、メモリの継ぎ目の位置が可変であ
るように見える。
と、メモリＩＩ、 １２．１３は並列にマ・ソピングさ
れているのではなく、メモリの継ぎ目の位置が可変であ
るように見える。
（発明の効果）
以上説明したように本発明は、メモリの読み書きを行な
う際に、メモリバンクの番号とアドレスとを加算し、加
算結果をメモリバンク情報とすることにより、メモリの
継ぎ目の位置を変えることができる効果があり、このこ
とにより、プリンタが上位装置から受信したデータを受
信バッファへＤＭＡ転送する際、受信バッファが継ぎ目
にまたがらないように変えることができ、容易にかつス
ルーブツトの良いプログラミングができるという効果が
ある。
う際に、メモリバンクの番号とアドレスとを加算し、加
算結果をメモリバンク情報とすることにより、メモリの
継ぎ目の位置を変えることができる効果があり、このこ
とにより、プリンタが上位装置から受信したデータを受
信バッファへＤＭＡ転送する際、受信バッファが継ぎ目
にまたがらないように変えることができ、容易にかつス
ルーブツトの良いプログラミングができるという効果が
ある。
第１図は本発明のプリンタのメモリバンク切替え装置の
一実施例を示す回路構成図、第２図はプリンタのメモリ
バンク切替え装置の従来例を示す回路図である。 １．４・・・テコータ、 ２・・・ラッチ、 ３・・・アダー １０・・・マイクロプロセッサ、 ＋１．１２．１３・・・メモリ、 １５・・・メモリバンク情報、 １６・・・メモリアドレス、 １７・・・データバス、 １８・・・アドレスバス。
一実施例を示す回路構成図、第２図はプリンタのメモリ
バンク切替え装置の従来例を示す回路図である。 １．４・・・テコータ、 ２・・・ラッチ、 ３・・・アダー １０・・・マイクロプロセッサ、 ＋１．１２．１３・・・メモリ、 １５・・・メモリバンク情報、 １６・・・メモリアドレス、 １７・・・データバス、 １８・・・アドレスバス。
Claims (1)
- 【特許請求の範囲】 １、アドレスバスに出力されるバンク切替え用のアドレ
スを検知する第１のデコーダと、第１のデコーダがバン
ク切替え用のアドレスを検知した際に、データバスに出
力されるメモリバンクの番号を指示するためのデータを
保持するラッチと、アドレスバスにメモリ読み書き用の
アドレスが出力された際に、ラッチが保持しているデー
タに基くメモリバンク情報に対応するメモリの読み書き
を許可するイネーブル信号を出力する第２のデコーダと
を有するプリンタのメモリバンク切替え装置において、 アドレスバスにメモリ読み書き用のアドレスが出力され
た際に、ラッチが保持しているデータと、メモリ読み書
き用のアドレスとを加算して、加算結果をメモリバンク
情報として第２のデコーダに与えるアダーを有すること
を特徴とするプリンタのメモリバンク切替え装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5540390A JPH03254965A (ja) | 1990-03-06 | 1990-03-06 | プリンタのメモリバンク切替え装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5540390A JPH03254965A (ja) | 1990-03-06 | 1990-03-06 | プリンタのメモリバンク切替え装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03254965A true JPH03254965A (ja) | 1991-11-13 |
Family
ID=12997575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5540390A Pending JPH03254965A (ja) | 1990-03-06 | 1990-03-06 | プリンタのメモリバンク切替え装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03254965A (ja) |
-
1990
- 1990-03-06 JP JP5540390A patent/JPH03254965A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3657622B2 (ja) | エントリ当たり可変ページ寸法の変換ルックアサイドバッファ | |
| US4764896A (en) | Microprocessor assisted memory to memory move apparatus | |
| JPS63201851A (ja) | バッファ記憶アクセス方法 | |
| JPH03254965A (ja) | プリンタのメモリバンク切替え装置 | |
| JPH01230125A (ja) | レジスタの部分的更新機能を持つデータ処理装置 | |
| SU1564633A1 (ru) | Устройство адресации оперативной пам ти | |
| JPS6155755A (ja) | メモリ制御装置 | |
| JPH0120514B2 (ja) | ||
| JP2522063B2 (ja) | シングルチップマイクロコンピュ―タ | |
| JP2568443B2 (ja) | データサイジング回路 | |
| JPS63129438A (ja) | メモリ制御装置 | |
| JPS6121541A (ja) | 記憶回路 | |
| JP2814540B2 (ja) | ポート兼用パラレルインターフェース回路 | |
| JPS63317857A (ja) | メモリアクセス回路 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPH04195895A (ja) | Ｉｃメモリ | |
| JPH03276346A (ja) | メモリカード | |
| JPH01229320A (ja) | マイクロコンピュータ | |
| JPS61296438A (ja) | デ−タパリテイ記憶方式 | |
| JPH03191487A (ja) | シングルチップマイクロコンピュータ | |
| JPH03163651A (ja) | デュアルポートメモリの割込み発生回路 | |
| JPH0363850A (ja) | ストア方式 | |
| JPH01155460A (ja) | データ処理装置 | |
| JPS59208662A (ja) | リ−ドオンリ−メモリのアドレス数を拡張する回路 | |
| JPH01163854A (ja) | リードオンリメモリ |