JPH0325516A - 定電流回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産呈±坐朝里公立 本発明は定電流回路に関するものであり、より特定的に
は抵抗パターンで形成された抵抗器を電圧取り出し用抵
抗とする定電流回路に関する．藍来立技歪 このように電圧取り出し用抵抗を用いた定電流回路の従
来例を第３図に示す．この回路はトランジスタ（（ｈｅ
）の工旦ツタと接地点間に抵抗（２１）を接続し、電流
■が流れることにより抵抗（２ｌ）の両端に生じる電圧
を比較電圧として演算増幅器（２２）の（一）入力端子
に印加して定電圧源（２３）から（＋）人力端子に与え
られている基準電圧と比較し、その差電圧に基づいてト
ランジスタ（Ｑｇ。〉の導通度を制御するようにしてい
る。換言すれば、この回路は（ａ）点の電圧が基準電圧
と同一になるような値にトランジスタ（Ｑｌ＠）の出力
電流を常に制御していることになり、これによって出力
電流の定電流化が図られている． Ｉｌ＜　　冫しようと　る普 ところで、この回路をＩＣ化した場合、抵抗（２１）は
半導体基板上に形威される抵抗パターンで構威されるが
、この抵抗パターンによる抵抗には製造工程における拡
散的条件（不純物の濃度と拡散の深さ）で決まるシート
抵抗（面抵抗）のバラッキと、フォトエッチング誤差に
よって決まるバラッキとが加わるため大きな抵抗値のバ
ラッキが付随し、出力電流のバラッキを抑えるのが困難
である。

本発明はこのような点に鑑みなされたものであって、抵
抗パターンより或る抵抗器のバラッキによって出力電流
の値が左右されない定電流回路を提供することを目的と
する。

課　を７するための　段 上記の目的を達或する本発明の定電流回路は、抵抗パタ
ーンの線幅の異なる２個の抵抗器と、該抵抗器をそれぞ
れ電圧取り出し用抵抗とする２個の定電流回路と、該２
個の定電流回路の出力電流値の差をとって出力電流とす
る減算回路とから構戒されている。

在一里 このような構或によると、抵抗パターンより或る抵抗器
のバラツキによって２つの定電流回路の出力電流値に、
それぞれバラツキが生じていても、それらのバラツキは
同一量であるので、２つの定電流回路の出力電流値を減
算回路で減算することにより、−そのバラツキがキャン
セルされる。

失」Ｌ斑 以下、図面に示す本発明の実施例について説明する．第
１図において、（１）は定電圧源（３），演算増幅器（
４），｝ランジスタ（Ｑ　＋　）　．第１抵抗器（５）
か？或る第１定電流回路であり、（２）は前記定電圧源
（３）．演算増幅器（６），トランジスタ（０■），抵
抗器（７）から戒る第２定電流回路である。第１，第２
抵抗器（５）　（７）は後述するように互いに値が異な
る。

第１，第２の定電流回路（１）　（２）では、それぞれ
第１．第２抵抗器（５）　（７）に生じる電圧が基準電
圧（３）に等しくなるよう演算増幅器（４）　（６）に
より帰還制御が行われる．この場合、第１，第２抵抗器
（５）（７）の抵抗値が異なることから、第ｌ，第２定
電流回路（１）　（２）の出力電流も異なることになる
．（８）は入力端が前記第１定電流回路（１）のトラン
ジスタ（０１）のコレクタに接続され、出力端が第２定
電流回路（２）のトランジスタ（Ｑｚ）のコレクタに接
続されることにより第１定電流回路（１）の出力電流と
、第２定電流回路（２）の出力電流の差をとる減算回路
（９）を構戊するカレントミラー回路であり、工ξツタ
が正電源ライン（１０）に接続された一対のＰＮＰ型ト
ランジスタ（Ｑｌ）（ロ．）から構威され、その入力側
のトランジスタ〈Ｑ，）のベースとコレクタは前記トラ
ンジスタ（Ｑ，）のコレクタに接続されている．（１１
）は第１図の回路全体の出力端子である。尚、演算増幅
器（４）　（６）は正電源ライン（１０）と負電源ライ
ン（１２）に接続されて動作電圧を得ている。この第ｌ
図の回路はＩＣとして形威されるが、その際、前記第１
．第２抵抗（５）　（７）は半導体基板上に形戊される
抵抗パターンで構威される。

第２図において、（ａ）は第ｌ抵抗器（５）　，　（ｂ
）は第２抵抗器（７）をそれぞれ示している．これらの
図において、（１３）　（１４）は抵抗拡散層より戒る
抵抗パターンを表わし、Ａ−Ｄはコンタクト窓開け，Ｅ
〜Ｇは配線用メタルパターンを表わしている。今、シー
ト抵抗をρ／スケア，第ｌ抵抗器（５〉のパターン（１
３）の長さをｌ，線幅をー、とし、両端に電圧Ｅを印加
した場合に、この第１抵抗器（５〉に流れる電流をｌ１
とすると、 ０・゜８　　　　−・・・・−■ Ｉ・＝　ｌ・ρ で与えられ、同様に第２抵抗器（７）の長さを乏，パタ
ーンの線幅を−ｚ　（Ｗ＋＜Ｌ）として電圧Ｅを印加し
た場合に第２抵抗器（７）に流れる電流を１２とすると
、 で与えられる。ここで、パターン（１３）　（１４）の
線幅Ｗ，，　Ｗ．がフォトエッチングのバラツキにより
、ぱらついたときの線幅をそれぞれｈ”，−２゛とした
とき、 賀１冨−１＋ΔＷ　　　一・−・・■ とすると、−２゛も 一？＝６＋ΔＷ　　　・・・・・・・■となる。ただし
、ｌは十分大きいので、長さ方向のバラツキは無視でき
る。このような線幅のバラッキΔＷが生じたときの第１
，第２抵抗器（５）　（７）の電流をｈ”＋　Ｉ２とす
ると、抵抗器間のパターンの相対誤差はＩＣにおいては
十分小さいので、となる。この電流はそれぞれ第ｌ．第
２定電流回路（１）　（２）の出力電流でもある。減算
回路（９）によりＩｌ’＋５＋は減算されるので、 Ｉ，＋　　１，’＝＝ となる。この減算により得られる電流が全体の出力電流
ｉｏとなるが、■式から明らかなように、出力電流ｔｏ
は線幅のバラツキΔＷには依存しない．上述したように
、ＩＣにおいては内部の複数抵抗間のパターン線幅の相
対誤差は小さいことを利用し、抵抗パターン線幅の異な
る２種類の抵抗器を電圧取り出し用抵抗とする２個の定
電流回路を同一チップ上に作り、これら２個の定電流回
路の出力電流の差電流を出力電流とすることにより、抵
抗パターンの線幅のバラツキに対し安定な出力電流を得
る。

又貝生剋果 本発明によれば、定電流回路において電圧取り出し用抵
抗に抵抗パターンの線幅に関するパラツキが生じても、
２つの定電流回路の出力電流の差をとることによって、
そのバラッキがキャンセルでき、安定な定電流出力を得
ることができる。

【図面の簡単な説明】

第１図は本発明を実施した定電流回路のＩＩ或図であり
、第２図はその一部を構戒する抵抗器の詳細図である。 第３図は従来例の構戒図である。 （１）・・・第ｌ定電流回路，（２）・−・第２定電流
回路，（４）（６）一・演算増幅器，（５）・・・第１
抵抗器，（７）・・一第２抵抗器，　（９）　−・減算
回路，（１ｌ）・−・出力端子，　（１３）（１４）・
一抵抗パターン。

Claims (1)

【特許請求の範囲】
1. （１）抵抗パターンの線幅の異なる２個の抵抗器と、該
   抵抗器をそれぞれ電圧取り出し用抵抗とする２個の定電
   流回路と、該２個の定電流回路の出力電流値の差をとっ
   て出力電流とする減算回路とから成るＩＣ化された定電
   流回路。