JPH03255632A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH03255632A JPH03255632A JP5452290A JP5452290A JPH03255632A JP H03255632 A JPH03255632 A JP H03255632A JP 5452290 A JP5452290 A JP 5452290A JP 5452290 A JP5452290 A JP 5452290A JP H03255632 A JPH03255632 A JP H03255632A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- semiconductor device
- diffusion
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
作用
実施例
■第1.第2及び第5のの発明の実施例(第1図、第5
図) ■第1及び第3の発明の実施例(第2図、第6図) ■第4の発明の実施例(第3図、第4図、第7図) 発明の効果 〔概 要〕 半導体装置及びその製造方法に関し、更に詳しく言えば
、半導体装置の配線構造及びその製造方法に関し、 他に悪影響を及ぼさずに配線表面のストレスに起因する
マイグレーションやヒロックの発生ヲ抑制することがで
きる配線構造を有する半導体装置を提供することを目的
とし、 基板上のAl又はAlを主として含有する合金からなる
配線の少なくとも上表面にAl元素の拡散を防止する元
素を含む膜が形成されていることを含み構成する。
図) ■第1及び第3の発明の実施例(第2図、第6図) ■第4の発明の実施例(第3図、第4図、第7図) 発明の効果 〔概 要〕 半導体装置及びその製造方法に関し、更に詳しく言えば
、半導体装置の配線構造及びその製造方法に関し、 他に悪影響を及ぼさずに配線表面のストレスに起因する
マイグレーションやヒロックの発生ヲ抑制することがで
きる配線構造を有する半導体装置を提供することを目的
とし、 基板上のAl又はAlを主として含有する合金からなる
配線の少なくとも上表面にAl元素の拡散を防止する元
素を含む膜が形成されていることを含み構成する。
本発明は、半導体装置及びその製造方法に関し、更に詳
しく言えば、半導体装置の配線構造及びその製造方法に
関する。
しく言えば、半導体装置の配線構造及びその製造方法に
関する。
〔従来の技術〕
−CにAl配線又は41合金配線のエレクトロマイグレ
ーションは主としてAl原子の粒界拡散により起こるこ
とが知られている。従って、Al原子の粒界拡散を抑制
するため、Alと共晶合金をつくる金属元素Cu、Ti
、Pd、Mg等やAlと化合物をつくる元素Cr、C等
をAl配線又はAl合金配線に数%〜十数%程度添加す
る場合がある。これにより、粒界に存在する空位の数が
減少し、その結果粒界での拡散能が減少してエレクトロ
マイグレーションの寿命が改善される。
ーションは主としてAl原子の粒界拡散により起こるこ
とが知られている。従って、Al原子の粒界拡散を抑制
するため、Alと共晶合金をつくる金属元素Cu、Ti
、Pd、Mg等やAlと化合物をつくる元素Cr、C等
をAl配線又はAl合金配線に数%〜十数%程度添加す
る場合がある。これにより、粒界に存在する空位の数が
減少し、その結果粒界での拡散能が減少してエレクトロ
マイグレーションの寿命が改善される。
また、エレクトロマイグレーションに起因してAl配線
又は41合金配線にヒロックが発生するのを防止するた
め、固い金属であるTi、Mo、W等の高融点金属膜で
Al配線又はAl合金配線を被覆し、配線の表面を機械
的に押さえるようにしている。
又は41合金配線にヒロックが発生するのを防止するた
め、固い金属であるTi、Mo、W等の高融点金属膜で
Al配線又はAl合金配線を被覆し、配線の表面を機械
的に押さえるようにしている。
(発明が解決しようとする課題〕
ところで、粒界拡散の抑制が行われた結果、配線を構成
するAl原子の表面拡散の影響が相対的に大きくなって
きた。これは、配線とこの配線を被覆するカバー絶縁膜
との間の熱的応力差に起因して配線の表面に歪みが生し
ることにより、表面層にAl原子の空位などの欠陥が生
し、その結果この空位を介してAl原子が動きやすくな
ることが原因している。従って、表面拡散を抑制するた
めには更に高濃度に抑制元素を添加して空位などの欠陥
を補償し、Al原子を動きにくくする必要がある。
するAl原子の表面拡散の影響が相対的に大きくなって
きた。これは、配線とこの配線を被覆するカバー絶縁膜
との間の熱的応力差に起因して配線の表面に歪みが生し
ることにより、表面層にAl原子の空位などの欠陥が生
し、その結果この空位を介してAl原子が動きやすくな
ることが原因している。従って、表面拡散を抑制するた
めには更に高濃度に抑制元素を添加して空位などの欠陥
を補償し、Al原子を動きにくくする必要がある。
しかし、例えばCu元素を増加すると配線形成のための
選択エツチングの際、オーバエツチングが顕著になると
いう問題がある。また、C元素を増加すると、電気抵抗
が増えるという問題がある。
選択エツチングの際、オーバエツチングが顕著になると
いう問題がある。また、C元素を増加すると、電気抵抗
が増えるという問題がある。
また、Ti、Mo、W等の高融点金属膜で被覆してもこ
れらの膜はAl配線との密着性があまり良くないため、
A!配線のエレクトロマイグレーション自体は抑制でき
ず高融点金属膜の弱いところにヒqツクが形成される場
合があり、問題がある。
れらの膜はAl配線との密着性があまり良くないため、
A!配線のエレクトロマイグレーション自体は抑制でき
ず高融点金属膜の弱いところにヒqツクが形成される場
合があり、問題がある。
そこで本発明は、このような従来の問題点に鑑みてなさ
れたものであって、他に悪影響を及ぼさずに配線表面の
ストレスに起因するマイグレーションやヒロックの発生
を抑制することができる配線構造を有する半導体装置を
提供することを目的とするものである。
れたものであって、他に悪影響を及ぼさずに配線表面の
ストレスに起因するマイグレーションやヒロックの発生
を抑制することができる配線構造を有する半導体装置を
提供することを目的とするものである。
〔課題を解決するための手段]
上記課題は、第1に、基板上のAl又はAlを主として
含有する合金からなる配線の少なくとも上表面にAl元
素の拡散を防止する元素を含む膜が形成されていること
を特徴とする半導体装置によって達成され、 第2に、第1の発明に記載の元素が銅(Cu)。
含有する合金からなる配線の少なくとも上表面にAl元
素の拡散を防止する元素を含む膜が形成されていること
を特徴とする半導体装置によって達成され、 第2に、第1の発明に記載の元素が銅(Cu)。
パラジウム(Pd)又はマグネシウム(Mg)元素であ
ることを特徴とする半導体装置によって達成され、 第3に、第1の発明に記載の元素が炭素(C)又はクロ
ム(Cr)元素であることを特徴とする半導体装置によ
って達成され、 第4に、第1.第2又は第3の発明に記載のAl又は旧
を主として含有する合金からなる配線表面の膜が高融点
金属膜で被覆されていることを特徴とする半導体装置に
よって達成され、 第5に、基板表面に、Al又はAlを主として含有する
合金からなる配線を形成する工程と、前記配線の少なく
とも上表面に、Alと共晶合金をつくりうる金属からな
る金属膜を形成する工程と、前記金属膜及び前記配線を
加熱して、該金属及び該Alを相互拡散させ、該金属及
びAlからなる遷移層を形成する工程とを有する半導体
装置の製造方法によって達成される。
ることを特徴とする半導体装置によって達成され、 第3に、第1の発明に記載の元素が炭素(C)又はクロ
ム(Cr)元素であることを特徴とする半導体装置によ
って達成され、 第4に、第1.第2又は第3の発明に記載のAl又は旧
を主として含有する合金からなる配線表面の膜が高融点
金属膜で被覆されていることを特徴とする半導体装置に
よって達成され、 第5に、基板表面に、Al又はAlを主として含有する
合金からなる配線を形成する工程と、前記配線の少なく
とも上表面に、Alと共晶合金をつくりうる金属からな
る金属膜を形成する工程と、前記金属膜及び前記配線を
加熱して、該金属及び該Alを相互拡散させ、該金属及
びAlからなる遷移層を形成する工程とを有する半導体
装置の製造方法によって達成される。
第1の発明の半導体装置においては、AlAl又はAl
を主として含有する合金からなる配線の表面にAl元素
の拡散を防止する元素を含む膜が形成されている。従っ
て、カバー絶縁膜からの応力歪みによりAl配線等の表
面に生じる、配線を構成するAl元素の空位などの欠陥
を拡散防止元素で十分に補償することができる。これに
より、配線表面に配線元素の空位などの欠陥が生じてい
る場合でも、配線元素を動きにくくすることができるの
で、配線を構成するAl元素の表面拡散を防止すること
ができる。
を主として含有する合金からなる配線の表面にAl元素
の拡散を防止する元素を含む膜が形成されている。従っ
て、カバー絶縁膜からの応力歪みによりAl配線等の表
面に生じる、配線を構成するAl元素の空位などの欠陥
を拡散防止元素で十分に補償することができる。これに
より、配線表面に配線元素の空位などの欠陥が生じてい
る場合でも、配線元素を動きにくくすることができるの
で、配線を構成するAl元素の表面拡散を防止すること
ができる。
また、拡散防止元素からなる膜が配線の表面にのみ局在
して形成されているので、従来と異なり、Al膜又は^
1合金膜自体の電気的及び化学的性質にはほとんど悪影
響を与えない。即ち、配線の形成の際、Al1lやAl
合金膜がオーバエツチングされたり、形成された配線の
電気抵抗が増加したりするのを防止することができる。
して形成されているので、従来と異なり、Al膜又は^
1合金膜自体の電気的及び化学的性質にはほとんど悪影
響を与えない。即ち、配線の形成の際、Al1lやAl
合金膜がオーバエツチングされたり、形成された配線の
電気抵抗が増加したりするのを防止することができる。
そして、配線の表面はこの膜を介してカバー絶縁膜など
で被覆されるので、カバー絶縁膜などから配線に及ぼさ
れる応力はこの表面層により緩和されることができる。
で被覆されるので、カバー絶縁膜などから配線に及ぼさ
れる応力はこの表面層により緩和されることができる。
以上のことから、Al配線又はAl合金配線自体の電気
的及び化学的性質にはほとんど悪影響を与えることなく
カバー絶縁膜などからのストレスに起因するエレクトロ
マイグレーションを抑制することができる。
的及び化学的性質にはほとんど悪影響を与えることなく
カバー絶縁膜などからのストレスに起因するエレクトロ
マイグレーションを抑制することができる。
特に、第2の発明の半導体装置のように、配線の表面に
銅(Cu)、パラジウム(Pd)又はマグネシウム(M
g)元素を含む膜、及び第3の発明の半導体装置のよう
に炭素(C)又はクロム(Cr)元素を用いれば有効で
ある。
銅(Cu)、パラジウム(Pd)又はマグネシウム(M
g)元素を含む膜、及び第3の発明の半導体装置のよう
に炭素(C)又はクロム(Cr)元素を用いれば有効で
ある。
また、第5の発明の半導体装置の製造方法によれば、A
l配線等の上にAtと共晶合金をつくりうる金属を形成
した後、AlとCuとを相互拡散して遷移層を形成して
いるので、より一層拡散防止効果が増す。
l配線等の上にAtと共晶合金をつくりうる金属を形成
した後、AlとCuとを相互拡散して遷移層を形成して
いるので、より一層拡散防止効果が増す。
更に、第4の発明の半導体装置によれば、第1゜第2又
は第3の発明に記載の表面の膜の上をこれらの膜や絶縁
膜と密着性のよい高融点金属膜で被覆しているので、例
えばこの高融点金属膜をカバー絶縁膜などで被覆する場
合、この高融前金rIA膜によりカバー絶縁膜と配線と
の密着性が向上し、しかもこの高融点金属膜は固いので
、配線の元素の表面拡散やヒロックの発生をより−Nk
N実に抑制することができる。
は第3の発明に記載の表面の膜の上をこれらの膜や絶縁
膜と密着性のよい高融点金属膜で被覆しているので、例
えばこの高融点金属膜をカバー絶縁膜などで被覆する場
合、この高融前金rIA膜によりカバー絶縁膜と配線と
の密着性が向上し、しかもこの高融点金属膜は固いので
、配線の元素の表面拡散やヒロックの発生をより−Nk
N実に抑制することができる。
以下、第1〜第5の発明の実施例について図を参照しな
がら具体的に説明する。
がら具体的に説明する。
(+1第1.第2及び第5の発明の実施例第1図(d)
は、第1及び第2の発明の実施例の配線構造を有する半
導体装置の断面図である。
は、第1及び第2の発明の実施例の配線構造を有する半
導体装置の断面図である。
同図において、1はSi基板、2はSi基板1上の5i
02膜で、これらが基板をtit;する。また、3aは
5i02膜2上の膜厚約1μmのAl配線、5はAl配
線3aの表面に形成されたAlと共晶合金をつくるnΔ
厚約200人の銅(Cu)膜4aと、Al配kX3aの
表面にCu元素を高濃度に含む遷移層とからなる表面層
(膜)、6はAl配線3aを保護するカバー絶縁膜とし
てのPSG膜である。
02膜で、これらが基板をtit;する。また、3aは
5i02膜2上の膜厚約1μmのAl配線、5はAl配
線3aの表面に形成されたAlと共晶合金をつくるnΔ
厚約200人の銅(Cu)膜4aと、Al配kX3aの
表面にCu元素を高濃度に含む遷移層とからなる表面層
(膜)、6はAl配線3aを保護するカバー絶縁膜とし
てのPSG膜である。
このような第1及び第2の発明の実施例によれば、Al
配線3の表面にAlと共晶合金をつくるCu元素を高濃
度に含む表面層5が形成されているので、PSG膜6な
どからの応力歪みによりAl配線3aの表面に生じる、
配線を構成するAl元素の空位などの欠陥をCu元素で
十分に補償することができる。これにより、Al配線3
aの表面にAl元素の空位などの欠陥が生じている場合
でも、Al元素を動きにくくすることができるので、A
l元素の表面拡散を防止することができる。
配線3の表面にAlと共晶合金をつくるCu元素を高濃
度に含む表面層5が形成されているので、PSG膜6な
どからの応力歪みによりAl配線3aの表面に生じる、
配線を構成するAl元素の空位などの欠陥をCu元素で
十分に補償することができる。これにより、Al配線3
aの表面にAl元素の空位などの欠陥が生じている場合
でも、Al元素を動きにくくすることができるので、A
l元素の表面拡散を防止することができる。
また、この高濃度層がAl配線3aの表面にのみ局在し
て形成されているので、従来と異なり、Al成膜3自 影響を与えない.即ち、Al配線3aの形成の際、Al
113がオーバエツチングされるのを防止することがで
きる。
て形成されているので、従来と異なり、Al成膜3自 影響を与えない.即ち、Al配線3aの形成の際、Al
113がオーバエツチングされるのを防止することがで
きる。
更に、Al配線3aの表面はこの表面の膜5を介してP
SG膜6などで被覆されるので、PSG膜6などからA
l配線3aに及ぼされる応力はこの表面の膜5により緩
和されることができる。
SG膜6などで被覆されるので、PSG膜6などからA
l配線3aに及ぼされる応力はこの表面の膜5により緩
和されることができる。
以上のことから、Al配線3a自体の電気的及び化学的
性質にはほとんど悪影響を与えることなくPSG膜6な
どからのストレスに起因するAl元素のマイグレーショ
ンを抑制することができるだけでなく、電流によって生
じるエレクトロマイグレーシランも抑制することができ
る。
性質にはほとんど悪影響を与えることなくPSG膜6な
どからのストレスに起因するAl元素のマイグレーショ
ンを抑制することができるだけでなく、電流によって生
じるエレクトロマイグレーシランも抑制することができ
る。
次に、第1図(a)〜(d)を参照しながら第1及び第
2の発明の実施例の配線構造を有する第5の発明の実施
例の半導体装置の製造方法について説明する。
2の発明の実施例の配線構造を有する第5の発明の実施
例の半導体装置の製造方法について説明する。
同図(a)は、Si基板l上の5iOz膜2の上にAl
配線3aを形成する前の状態を示す断面図である。
配線3aを形成する前の状態を示す断面図である。
まず、同図(b)に示すように、このSing膜2の上
にスパッタ法により膜厚約1lII11の添加物を含ま
ない純粋なAl膜3と膜厚約200人のCu膜4とを順
次形成する。
にスパッタ法により膜厚約1lII11の添加物を含ま
ない純粋なAl膜3と膜厚約200人のCu膜4とを順
次形成する。
次いで、ドライエツチング法により不図示のレジスト膜
をマスクとして選択的にこのAl膜3とCu膜4とを順
次エツチングし、Cu膜4aにより一表面が被覆された
Al配fI3aを形成する。次に、450 ’Cでアニ
ールしてAl元素とCu元素とを相互に拡散し、Al配
線3aの表面にCu元素を高濃度に含む遷移FJ4bを
形成する。ここにCu#4aと遷移層4bとで表面N5
が形成される。このようにして第1及び第2の発明の実
施例の配線の作成が完了する(同図(c))。
をマスクとして選択的にこのAl膜3とCu膜4とを順
次エツチングし、Cu膜4aにより一表面が被覆された
Al配fI3aを形成する。次に、450 ’Cでアニ
ールしてAl元素とCu元素とを相互に拡散し、Al配
線3aの表面にCu元素を高濃度に含む遷移FJ4bを
形成する。ここにCu#4aと遷移層4bとで表面N5
が形成される。このようにして第1及び第2の発明の実
施例の配線の作成が完了する(同図(c))。
その後、同図(d)に示すように、カバー絶縁膜として
のPSG膜6をCVD法により形成し、半導体装置が完
成する。
のPSG膜6をCVD法により形成し、半導体装置が完
成する。
以上のように、第5の発明の実施例の半導体装置の製造
方法によれば、第1図(C)に示すように、Al配線3
8等の上にAlと共晶合金をつくりうるCuを形成した
後、AlとCuとを相互拡散して遷移層4bを形成して
いるので、より一層拡散防止効果が増す.これにより、
エレクトロマイグレーション抑制効果の向上を図ること
ができる。
方法によれば、第1図(C)に示すように、Al配線3
8等の上にAlと共晶合金をつくりうるCuを形成した
後、AlとCuとを相互拡散して遷移層4bを形成して
いるので、より一層拡散防止効果が増す.これにより、
エレクトロマイグレーション抑制効果の向上を図ること
ができる。
なお、第1.第2及び第5の発明の実施例では、Alと
共晶合金をつくる表面層5の元素としてCuを用いてい
るが、パラジウム(Pd)やマグネシウム(M g )
などを用いることもできる.また、配線材料として純A
lを用いているが、CuやSiなどを少量含むAl合金
を用いてもよい。
共晶合金をつくる表面層5の元素としてCuを用いてい
るが、パラジウム(Pd)やマグネシウム(M g )
などを用いることもできる.また、配線材料として純A
lを用いているが、CuやSiなどを少量含むAl合金
を用いてもよい。
(2)第1及び第3の発明の実施例
第2図(d)は、第1及び第3の発明の実施例の配線構
造を有する半導体装置の断面図である。
造を有する半導体装置の断面図である。
同図において、lはSt基板、2はSi基板1上の5t
O1liで、これらが基板を構成する.また、7aは5
iOzll!2上の膜度約1μmのAl配線、8はAl
配線7aの表面に形成されたAlと化合物をつくる炭素
(C)元素を高濃度に含む厚さ約200人の表面71!
!(膜)、9はAl配線7aのカバー絶縁膜としてのP
SG膜である。
O1liで、これらが基板を構成する.また、7aは5
iOzll!2上の膜度約1μmのAl配線、8はAl
配線7aの表面に形成されたAlと化合物をつくる炭素
(C)元素を高濃度に含む厚さ約200人の表面71!
!(膜)、9はAl配線7aのカバー絶縁膜としてのP
SG膜である。
次に、第2図(a)〜(d)を参照しながら第2の発明
の実施例の配線構造を有する半導体装置の製造方法につ
いて説明する。
の実施例の配線構造を有する半導体装置の製造方法につ
いて説明する。
同図(a)は、Si基板1上の5iOz膜2の上ニA
I配線7aを形成する前の状態を示す断面図である。
I配線7aを形成する前の状態を示す断面図である。
まず、同図(b)に示すように、このSiO□膜2の上
にスパッタ法により膜厚約1μmの^1膜3aを形成し
た後、バターニングする。
にスパッタ法により膜厚約1μmの^1膜3aを形成し
た後、バターニングする。
次いで、圧力を1 0−tTorrに調整した減圧室内
で平行平板電極の一方の電極上にSi基板lを載置する
。次いで、約10%のCI+4 、 Czlla又はC
Jzを含むArガスを導入して、室内の圧力を約5 m
Torrに保持した後、電極間に100 WのRFパワ
ーを印加してガスをイオン化するとともにイオン化した
炭素の粒子を電界により加速し、旧配線の表面及び両側
面に導入する。これにより、Al配線の表面及び両側面
にはCが高濃度に導入され、炭化された約200人の表
面N(膜)8が形威される。このようにして第1及び第
3の発明の実施例の配線の作成が完了する(同図(C)
)。
で平行平板電極の一方の電極上にSi基板lを載置する
。次いで、約10%のCI+4 、 Czlla又はC
Jzを含むArガスを導入して、室内の圧力を約5 m
Torrに保持した後、電極間に100 WのRFパワ
ーを印加してガスをイオン化するとともにイオン化した
炭素の粒子を電界により加速し、旧配線の表面及び両側
面に導入する。これにより、Al配線の表面及び両側面
にはCが高濃度に導入され、炭化された約200人の表
面N(膜)8が形威される。このようにして第1及び第
3の発明の実施例の配線の作成が完了する(同図(C)
)。
その後、カバー絶縁膜としてのPSGWJ、9をCVD
法により形威し、半導体装置が完成する(同図(d))
。
法により形威し、半導体装置が完成する(同図(d))
。
このような第1及び第3の発明の実施例によれば、Al
配線7aの表面にAlと化合物をつくるC元素を高濃度
に含む表面層8が形威されているので、PSGWX9か
らの応力歪みによりAl配線7aの表面に生じる、配線
を構成するAl元素の空位などの欠陥をC元素で十分に
補償することができる。これにより、Al配線7a表面
にAl元素の空位などの欠陥が生じている場合でも、A
l元素を動きにくくすることができるので、Al元素の
表面拡散を防止することができる。
配線7aの表面にAlと化合物をつくるC元素を高濃度
に含む表面層8が形威されているので、PSGWX9か
らの応力歪みによりAl配線7aの表面に生じる、配線
を構成するAl元素の空位などの欠陥をC元素で十分に
補償することができる。これにより、Al配線7a表面
にAl元素の空位などの欠陥が生じている場合でも、A
l元素を動きにくくすることができるので、Al元素の
表面拡散を防止することができる。
また、この高濃度層がAl配線7aの表面にのみ局在し
て形成されているので、従来と異なり、Al膜自体の電
気的及び化学的性質にはほとんど悪影響を与えない。即
ち、Al配線7aの形成の際、形威されたAl配線7a
の電気抵抗が増加するのを防止することができる。
て形成されているので、従来と異なり、Al膜自体の電
気的及び化学的性質にはほとんど悪影響を与えない。即
ち、Al配線7aの形成の際、形威されたAl配線7a
の電気抵抗が増加するのを防止することができる。
更に、Al配線7aの表面はこの表面層8を介してps
c膜9などで被覆されるので、PSGIIIJ9などか
ら^1配置7aに及ぼされる応力はこの表面rfi8に
より緩和されることができる。
c膜9などで被覆されるので、PSGIIIJ9などか
ら^1配置7aに及ぼされる応力はこの表面rfi8に
より緩和されることができる。
以上のことから、Al配線7a自体の電気的及び化学的
性質にはほとんど悪影響を与えることなくPSG膜9な
どからのストレスに起因するエレクトロマイグレーショ
ンを抑制することができる。
性質にはほとんど悪影響を与えることなくPSG膜9な
どからのストレスに起因するエレクトロマイグレーショ
ンを抑制することができる。
なお、第1及び第3の発明の実施例では、表面層8の元
素としてCを用いているが、クロム(Cr)などを用い
ることもできる。この場合はガスとして約5%のCr
(Co) bを含むA「ガスを用い、基板を温度250
°Cに加熱した状態で、減圧室の圧力を10+Tarr
に保持して約150HのRFパワーによりプラズマ化し
、配線表面に導入する。
素としてCを用いているが、クロム(Cr)などを用い
ることもできる。この場合はガスとして約5%のCr
(Co) bを含むA「ガスを用い、基板を温度250
°Cに加熱した状態で、減圧室の圧力を10+Tarr
に保持して約150HのRFパワーによりプラズマ化し
、配線表面に導入する。
また、配線材料として純Alを用いているが、CuやS
iなどを含むAl合金を用いてもよい。
iなどを含むAl合金を用いてもよい。
(3)第4の発明の実施例
■第4の発明の第1の実施例
第3図(d)は、第4の発明の第1の実施例の配線構造
を有する半導体装置の断面図である。
を有する半導体装置の断面図である。
同図(d)において第1の発明の実施例と異なるところ
は表面層5とカバー絶縁膜としてのPSG膜6との間に
膜厚約200Åの高融点金属のチタン(T i ) G
10aを介在させていることである。
は表面層5とカバー絶縁膜としてのPSG膜6との間に
膜厚約200Åの高融点金属のチタン(T i ) G
10aを介在させていることである。
同図(d)において、第1図(d)と同じ符号で示すも
のは第1図(d)と同じものを示す。
のは第1図(d)と同じものを示す。
次に、第3図(a)〜(d)を参照しながら第3の発明
の実施例の配線構造を有する半導体装置の製造方法につ
いて説明する。
の実施例の配線構造を有する半導体装置の製造方法につ
いて説明する。
同図(a)は、Si基板1上の3iOz膜2の上にAl
配線3aを形成する前の状態を示す断面図で、St基板
1とStag膜2とが基板を構成する。
配線3aを形成する前の状態を示す断面図で、St基板
1とStag膜2とが基板を構成する。
まず、同図(b)に示すように、この5iOz膜2の上
にスパッタ法により膜厚約lμ−のAl膜3と膜厚約2
(1(lλのCuH14とPi厚約1000λのT t
M IOとを順次形成する。
にスパッタ法により膜厚約lμ−のAl膜3と膜厚約2
(1(lλのCuH14とPi厚約1000λのT t
M IOとを順次形成する。
次いで、ドライエツチング法により不図示のレジスト膜
をマスクとして選択的にこのTi膜10とCu膜4とA
l13とを順次エツチングし、Cu114 a /T
i F!10aにより一表面が被覆されたAl配線3a
を形威する。次に、温度450 ’CでアニールしてA
lとCuとを相互に拡散し、Al配線30表面にCuを
高濃度に含む遷移層4bを形成すると、Cu膜4aai
lj移層4bとで表面層(膜)5が形威される。このよ
うにして第4の発明の第1の実施例の配線の作成が完了
する(同図(C))。
をマスクとして選択的にこのTi膜10とCu膜4とA
l13とを順次エツチングし、Cu114 a /T
i F!10aにより一表面が被覆されたAl配線3a
を形威する。次に、温度450 ’CでアニールしてA
lとCuとを相互に拡散し、Al配線30表面にCuを
高濃度に含む遷移層4bを形成すると、Cu膜4aai
lj移層4bとで表面層(膜)5が形威される。このよ
うにして第4の発明の第1の実施例の配線の作成が完了
する(同図(C))。
その後、同図(d)に示すように、カバー絶縁膜として
のPSG膜11をCVD法により形威し、半導体装置が
充放する。
のPSG膜11をCVD法により形威し、半導体装置が
充放する。
このような第4の発明の第1の実施例によれば、第1の
発明の実施例に記載の表面N5の上をこの表面N5やp
sc膜5と密着性のよいTi1llOaで被覆している
ので、このTi膜10aを介してPSG#11とAl配
線3aとの密着性が向上し、しかもこのTi1llOa
は固いので、Al元素の表面拡散やヒロックの発生をよ
り一層確実に抑制することができる。
発明の実施例に記載の表面N5の上をこの表面N5やp
sc膜5と密着性のよいTi1llOaで被覆している
ので、このTi膜10aを介してPSG#11とAl配
線3aとの密着性が向上し、しかもこのTi1llOa
は固いので、Al元素の表面拡散やヒロックの発生をよ
り一層確実に抑制することができる。
なお、上記の第1の実施例では、表面層5に含まれる元
素として第2の発明の実施例のCu元素を用いているが
、第3の発明の実施例のC元素等を用いてもよい。
素として第2の発明の実施例のCu元素を用いているが
、第3の発明の実施例のC元素等を用いてもよい。
また、高融点金属膜の材料としてTiを用いているが、
ジルコニウム(Zr)、ハフニウム(Hf)。
ジルコニウム(Zr)、ハフニウム(Hf)。
タングステン(W)など他の高融点金属を用いることが
できる。
できる。
■第4の発明の第2の実施例
第1の実施例のCu元素を含む表面層5と高融点金属膜
としてのTi#10aとの2層膜の代わりにCu−Ti
混合膜を用いることもできる。
としてのTi#10aとの2層膜の代わりにCu−Ti
混合膜を用いることもできる。
この場合、配線の作成方法の一例を第4図(a)〜(d
)を参照しながら次に説明する。
)を参照しながら次に説明する。
即ち、同図(a)に示すように、Si基板l上に5i0
8Wl!2を形成する。なお、これらが基板を横取する
。
8Wl!2を形成する。なお、これらが基板を横取する
。
次いで、同図(b)に示すように、5iotl192の
上に膜厚約1μmのAl膜3を形成後、Cu−Tiのタ
ーゲットを用いたスパッタ法によりAl膜3の上に膜厚
約1000人のCu−Ti混合11912を形成する。
上に膜厚約1μmのAl膜3を形成後、Cu−Tiのタ
ーゲットを用いたスパッタ法によりAl膜3の上に膜厚
約1000人のCu−Ti混合11912を形成する。
次に、Al膜3とCu−Ti混合膜12とを同一のパタ
ーンでパターニングした後、加熱処理を行い、Cu、T
iとAlとを相互拡散し、Al配線3aとCu−Ti混
合膜12aとの界面にCuやTiを含む遷移層12bを
形成する。Cu−Ti混合膜12aと遷移層12bとが
表面層(膜)13となる(同図(C))。
ーンでパターニングした後、加熱処理を行い、Cu、T
iとAlとを相互拡散し、Al配線3aとCu−Ti混
合膜12aとの界面にCuやTiを含む遷移層12bを
形成する。Cu−Ti混合膜12aと遷移層12bとが
表面層(膜)13となる(同図(C))。
その後、同図(d)に示すように、カバー絶縁膜として
のPSGS生膜を形成すると半導体装置が完成する。
のPSGS生膜を形成すると半導体装置が完成する。
以上のように、第4の発明の第2の実施例によれば、C
u−Ti混合膜12aを形成し、続いて、加熱処理を行
い、Cu、TtとAlとを相互拡散させているので、高
濃度のCuやTiによりAl配線3a表面のAl元素の
空位などの欠陥が十分に補償され、Al元素の表面拡散
を抑制できる。しかも、Cu−Ti混合膜12aのTi
によりPSGS生膜とAl配線3aとの密着性を向上す
ることができるので、−層良<Al元素の表面拡散を抑
制できるとともにヒロックの発生を抑制することができ
る。
u−Ti混合膜12aを形成し、続いて、加熱処理を行
い、Cu、TtとAlとを相互拡散させているので、高
濃度のCuやTiによりAl配線3a表面のAl元素の
空位などの欠陥が十分に補償され、Al元素の表面拡散
を抑制できる。しかも、Cu−Ti混合膜12aのTi
によりPSGS生膜とAl配線3aとの密着性を向上す
ることができるので、−層良<Al元素の表面拡散を抑
制できるとともにヒロックの発生を抑制することができ
る。
次に、Cu−Ti混合膜そのもののマイグレーションに
対する寿命を確認するために試験を行った。
対する寿命を確認するために試験を行った。
試験用サンプルとして、5iOdt!i上に幅2μm。
長さ2mm、合計膜厚1μmのCu−Ti混合膜/Ti
N膜/W膜の多層膜を形成した後、PSG膜を被覆した
ものを用いた。なお、比較のため、Al合金配線(Cu
2%含有)も同時に試験した。
N膜/W膜の多層膜を形成した後、PSG膜を被覆した
ものを用いた。なお、比較のため、Al合金配線(Cu
2%含有)も同時に試験した。
試験条件は電流密度5X10’ A/cm” 、温度2
50°Cとした。
50°Cとした。
誌験結果を第5図に示す、同図において寿命は配線が電
気的に開放になった時点を表し、時間を単位とする。不
良率は全サンプル数に対する累積不良数で表している。
気的に開放になった時点を表し、時間を単位とする。不
良率は全サンプル数に対する累積不良数で表している。
同図によれば、Cu−Ti混合膜そのもののマイグレー
ションに対する寿命は従来の場合と比較して約2桁も向
上することが111認された。これにより、第4の発明
の第2の実施例の配線構造に適用した場合でも、旧の表
面層は高濃度のCuやTiによりAl元素の拡散が抑制
されているので、Cu−Ti混合膜の場合とほぼ同等の
寿命を有するものと考えることができる。
ションに対する寿命は従来の場合と比較して約2桁も向
上することが111認された。これにより、第4の発明
の第2の実施例の配線構造に適用した場合でも、旧の表
面層は高濃度のCuやTiによりAl元素の拡散が抑制
されているので、Cu−Ti混合膜の場合とほぼ同等の
寿命を有するものと考えることができる。
なお、上記の第1.第2及び第4の発明の実施例におい
て、第1図(C)、第3図(c)及び第4図(c)に示
すように、加熱処理を行っているが、この加熱処理は省
略することもできる。
て、第1図(C)、第3図(c)及び第4図(c)に示
すように、加熱処理を行っているが、この加熱処理は省
略することもできる。
以上のように、第1〜第3の発明の半導体装置によれば
、旧配線等の表面に形成された膜に含まれるAl元素の
拡散を防止する元素としての銅(Cu)パラジウム(P
d)又はマグネシウム(Mg)元素、及び炭素(C)、
クロム(Cr)元素により、Al配線等を構成する元素
の空位などの欠陥を十分に補償することができるので、
カバー絶縁膜などからの応力歪みにより生しる配線元素
の空位に起因する配線元素の表面拡散を抑制することが
できる。
、旧配線等の表面に形成された膜に含まれるAl元素の
拡散を防止する元素としての銅(Cu)パラジウム(P
d)又はマグネシウム(Mg)元素、及び炭素(C)、
クロム(Cr)元素により、Al配線等を構成する元素
の空位などの欠陥を十分に補償することができるので、
カバー絶縁膜などからの応力歪みにより生しる配線元素
の空位に起因する配線元素の表面拡散を抑制することが
できる。
また、拡散防止元素からなる膜が配線の表面にのみ局在
して形成されることができるので、従来と異なり、配線
自体の電気的及び化学的性質にはほとんど悪影響を与え
ない。
して形成されることができるので、従来と異なり、配線
自体の電気的及び化学的性質にはほとんど悪影響を与え
ない。
更に、配線の表面はこの膜を介してカバー絶縁膜などで
被覆されるので、カバー絶縁膜などから配線に及ぼされ
る応力はこの表面の膜により緩和される。
被覆されるので、カバー絶縁膜などから配線に及ぼされ
る応力はこの表面の膜により緩和される。
以上のことから、Al配線又はAl合金配配線体の電気
的及び化学的性質にはほとんど悪影響を与えることなく
カバー絶縁膜などからのストレスに起因するエレクトロ
マイグレーションを抑制することができる。
的及び化学的性質にはほとんど悪影響を与えることなく
カバー絶縁膜などからのストレスに起因するエレクトロ
マイグレーションを抑制することができる。
また、第5の発明の半導体装置の製造方法によれば、旧
配線等の上にAlと共晶合金をつくりうる金属を形成し
た後、AlとCuとを相互拡散して遷移層を形成してい
るので、より一層マイグレーション抑制効果を増すこと
ができる。
配線等の上にAlと共晶合金をつくりうる金属を形成し
た後、AlとCuとを相互拡散して遷移層を形成してい
るので、より一層マイグレーション抑制効果を増すこと
ができる。
更に、第4の発明の半導体装置によれば、第1〜第3の
発明に記載の配線表面の膜の上を、これらの膜や絶縁膜
と密着性のよい高融点金属膜で被覆しているので、例え
ばこの高融点金属膜をカバー絶縁膜などで被覆する場合
、この高融点金属膜を介してカバー絶縁膜と配線との密
着性が向上し、しかも高融点金属膜は固いので、表面拡
散やヒロックの発生をより一層確実に抑制することがで
きる。
発明に記載の配線表面の膜の上を、これらの膜や絶縁膜
と密着性のよい高融点金属膜で被覆しているので、例え
ばこの高融点金属膜をカバー絶縁膜などで被覆する場合
、この高融点金属膜を介してカバー絶縁膜と配線との密
着性が向上し、しかも高融点金属膜は固いので、表面拡
散やヒロックの発生をより一層確実に抑制することがで
きる。
第1図は、第1.第2及び第5の発明の実施例の配線構
造を有する半導体装置の製造方法を説明する断面図、 第2図は、第1及び第3の発明の実施例の配線構造を有
する半導体装置の製造方法を説明する断面図、 第3図は、第4の発明の第1の実施例の配線構造を有す
る半導体装置の製造方法を説明する断面図、 第4図は、第4の発明の第2の実施例の配線構造を有す
る半導体装置の製造方法を説明する断面図、 第5図は、第4の発明の第2の実施例のCuTi混合膜
のマイグレーションに対する寿命比較図である。 〔符号の説明〕 l・・・Si基板、 2・・・SiO□膜、 3・・・Al膜、 3a、7a・・・Al配線、 4.48・・・Cu膜、 4b、12b・・・遷移層、 5.8.13・・・表面層(膜)、 6.9,11.14・・・PSG膜、 10 、10a ”4i19j、 12 、12 a−Cu−Ti混合膜。
造を有する半導体装置の製造方法を説明する断面図、 第2図は、第1及び第3の発明の実施例の配線構造を有
する半導体装置の製造方法を説明する断面図、 第3図は、第4の発明の第1の実施例の配線構造を有す
る半導体装置の製造方法を説明する断面図、 第4図は、第4の発明の第2の実施例の配線構造を有す
る半導体装置の製造方法を説明する断面図、 第5図は、第4の発明の第2の実施例のCuTi混合膜
のマイグレーションに対する寿命比較図である。 〔符号の説明〕 l・・・Si基板、 2・・・SiO□膜、 3・・・Al膜、 3a、7a・・・Al配線、 4.48・・・Cu膜、 4b、12b・・・遷移層、 5.8.13・・・表面層(膜)、 6.9,11.14・・・PSG膜、 10 、10a ”4i19j、 12 、12 a−Cu−Ti混合膜。
Claims (5)
- (1)基板上のAl又はAlを主として含有する合金か
らなる配線の少なくとも上表面にAl元素の拡散を防止
する元素を含む膜が形成されていることを特徴とする半
導体装置。 - (2)請求項1記載の元素が銅(Cu)、パラジウム(
Pd)又はマグネシウム(Mg)元素であることを特徴
とする半導体装置。 - (3)請求項1記載の元素が炭素(C)又はクロム(C
r)元素であることを特徴とする半導体装置。 - (4)請求項1、請求項2又は請求項3記載のAl又は
Alを主として含有する合金からなる配線表面の膜が高
融点金属膜で被覆されていることを特徴とする半導体装
置。 - (5)基板表面に、Al又はAlを主として含有する合
金からなる配線を形成する工程と、 前記配線の少なくとも上表面に、Alと共晶合金をつく
りうる金属からなる金属膜を形成する工程と、 前記金属膜及び前記配線を加熱して、該金属及び該Al
を相互拡散させ、該金属及びAlからなる遷移層を形成
する工程とを有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5452290A JPH03255632A (ja) | 1990-03-05 | 1990-03-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5452290A JPH03255632A (ja) | 1990-03-05 | 1990-03-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03255632A true JPH03255632A (ja) | 1991-11-14 |
Family
ID=12972990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5452290A Pending JPH03255632A (ja) | 1990-03-05 | 1990-03-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03255632A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5527739A (en) * | 1993-12-23 | 1996-06-18 | Motorola, Inc. | Process for fabricating a semiconductor device having an improved metal interconnect structure |
| KR20010004712A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| JP2005322882A (ja) * | 2004-05-10 | 2005-11-17 | Hynix Semiconductor Inc | 低温バリア金属層を用いた半導体素子の金属配線製造方法 |
| JP2015092589A (ja) * | 2009-11-06 | 2015-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1990
- 1990-03-05 JP JP5452290A patent/JPH03255632A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5527739A (en) * | 1993-12-23 | 1996-06-18 | Motorola, Inc. | Process for fabricating a semiconductor device having an improved metal interconnect structure |
| KR20010004712A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| JP2005322882A (ja) * | 2004-05-10 | 2005-11-17 | Hynix Semiconductor Inc | 低温バリア金属層を用いた半導体素子の金属配線製造方法 |
| JP2015092589A (ja) * | 2009-11-06 | 2015-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10002949B2 (en) | 2009-11-06 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100204082B1 (ko) | 내열 금속과 그 위의 알루미늄으로 구성된, 박막다중층산소확산장벽 | |
| US4433004A (en) | Semiconductor device and a method for manufacturing the same | |
| JP3599199B2 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JPH0752733B2 (ja) | 配線構造体の形成方法 | |
| US6066891A (en) | Electrode for semiconductor device including an alloy wiring layer for reducing defects in an aluminum layer and method for manufacturing the same | |
| TWI397125B (zh) | 半導體裝置的製造方法 | |
| JP4729661B2 (ja) | ヒロックが無いアルミニウム層及びその形成方法 | |
| CN1115718C (zh) | 形成半导体装置的金属接线的方法 | |
| US7939421B2 (en) | Method for fabricating integrated circuit structures | |
| JP2003092271A (ja) | 半導体装置及びその製造方法 | |
| JP2534434B2 (ja) | 耐酸化性化合物およびその製造方法 | |
| JPH03255632A (ja) | 半導体装置及びその製造方法 | |
| JPH06310509A (ja) | 半導体集積回路の配線構造 | |
| JPH11312681A (ja) | 半導体装置及びその製造方法 | |
| JPS60119755A (ja) | 多層配線半導体集積回路装置 | |
| JP3495034B1 (ja) | 半導体装置の製造方法 | |
| KR100521069B1 (ko) | 수소 및 산소 가스를 사용한 알루미늄 함유막의 스퍼터증착 방법 및 이 방법에 의해 제조된 알루미늄 함유막 | |
| JPH04350937A (ja) | 銅配線の処理方法 | |
| CA1058330A (en) | Process for depositing conductive layers on substrates | |
| JPH05175157A (ja) | チタン系化合物の成膜方法 | |
| JPH06140401A (ja) | 集積回路装置 | |
| JPH0140511B2 (ja) | ||
| JPH01107558A (ja) | 金属薄膜配線の製造方法 | |
| JPH02260535A (ja) | 半導体装置の製造方法 | |
| JPH09289212A (ja) | 半導体装置の積層配線およびその製造方法 |