JPH0263000B2 - - Google Patents
Info
- Publication number
- JPH0263000B2 JPH0263000B2 JP23232483A JP23232483A JPH0263000B2 JP H0263000 B2 JPH0263000 B2 JP H0263000B2 JP 23232483 A JP23232483 A JP 23232483A JP 23232483 A JP23232483 A JP 23232483A JP H0263000 B2 JPH0263000 B2 JP H0263000B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- division
- clock
- circuit
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 13
- 230000008054 signal transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は時分割通話信号方式に関する。
従来、時分割電子交換機では、システム内で用
いられるクロツク信号及び時分割通話信号に異常
を生じた場合、システムダウンとなることを回避
するためにクロツク信号及び時分割通話信号を二
重化構成の時分割通話路にて授受する通話路回路
構成が採用されている。しかしながら、第１図に
示すように、従来例では時分割スイツチ１０４及
び１０７の各々のクロツク源１０６及び１０９の
間でクロツク信号の同期をとりあつた場合でも、
時分割通話信号受信回路１００内のクロツク信号
選択回路１０１への入力までのクロツク信号の伝
達経路の違いにより、クロツク信号間に位相差が
生じる。クロツク信号選択回路１０１の選択出力
と第１の時分割信号送出回路１０５から出力され
るシリアル時分割通話信号又は第２の時分割信号
送出回路１０８から出力されるシリアル時分割通
話信号とに位相差があり、第１の同期回路１０２
および第２の同期回路１０３のいづれかの同期回
路において、この位相差により同期に必要な時間
余裕が少ないため、第１の同期回路１０２又は第
２の同期回路１０３の出力で時分割通話信号の受
信誤りが生じ、結果として時分割通話信号処理回
路１１０に誤り信号が伝達される。
いられるクロツク信号及び時分割通話信号に異常
を生じた場合、システムダウンとなることを回避
するためにクロツク信号及び時分割通話信号を二
重化構成の時分割通話路にて授受する通話路回路
構成が採用されている。しかしながら、第１図に
示すように、従来例では時分割スイツチ１０４及
び１０７の各々のクロツク源１０６及び１０９の
間でクロツク信号の同期をとりあつた場合でも、
時分割通話信号受信回路１００内のクロツク信号
選択回路１０１への入力までのクロツク信号の伝
達経路の違いにより、クロツク信号間に位相差が
生じる。クロツク信号選択回路１０１の選択出力
と第１の時分割信号送出回路１０５から出力され
るシリアル時分割通話信号又は第２の時分割信号
送出回路１０８から出力されるシリアル時分割通
話信号とに位相差があり、第１の同期回路１０２
および第２の同期回路１０３のいづれかの同期回
路において、この位相差により同期に必要な時間
余裕が少ないため、第１の同期回路１０２又は第
２の同期回路１０３の出力で時分割通話信号の受
信誤りが生じ、結果として時分割通話信号処理回
路１１０に誤り信号が伝達される。
本発明の目的は、二重化時分割通話路回路の時
分割信号受信回路に二重化したクロツク信号と
各々に同期したシリアル時分割通話信号を入力し
てパラレル変換、低速度変換し、選択されたいず
れかのクロツク信号にて同期をとることにより、
時分割通話信号の受信誤りを防止することができ
る時分割通話信号方式を提供することにある。
分割信号受信回路に二重化したクロツク信号と
各々に同期したシリアル時分割通話信号を入力し
てパラレル変換、低速度変換し、選択されたいず
れかのクロツク信号にて同期をとることにより、
時分割通話信号の受信誤りを防止することができ
る時分割通話信号方式を提供することにある。
本発明による時分割通話信号方式は、時分割通
話路を二重化構成し、同一の同期で位相の異なる
クロツク信号で動作する第１の時分割通話路と第
２の時分割通話路とから伝達されるシリアル時分
割通話信号を時分割通話信号受信回路内にて前記
各々の通話路から受信するクロツク信号でパラレ
ル信号に変換して低速度化し、この低速パラレル
時分割通話信号をシステム内で用いるクロツク信
号にて同期受信することを特徴とする。
話路を二重化構成し、同一の同期で位相の異なる
クロツク信号で動作する第１の時分割通話路と第
２の時分割通話路とから伝達されるシリアル時分
割通話信号を時分割通話信号受信回路内にて前記
各々の通話路から受信するクロツク信号でパラレ
ル信号に変換して低速度化し、この低速パラレル
時分割通話信号をシステム内で用いるクロツク信
号にて同期受信することを特徴とする。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第２図を参照すると、本発明の一実施例におい
ては、第１の時分割スイツチ２００を構成する第
１のクロツク源２０２は第１の時分割通話路２０
３を介して時分割通話信号受信回路２０８のクロ
ツク選択回路２０９の一方の入力と第１のパラレ
ル低速度変換回路２１０のクロツク入力とに接続
される。また、第１の時分割通話信号送信回路２
０１の出力は第１のパラレル低速度変換回路２１
０のデータ入力と接続されている。一方、第２の
時分割スイツチ２０４を構成する第２のクロツク
源２０６は第２の時分割通話路２０７を介して時
分割通話信号受信回路２０８のクロツク選択回路
２０９の他方の入力と第２のパラレル低速度変換
回路２１２のクロツク入力とに接続これる。ま
た、第２の時分割通話信号送信回路２０５の出力
は第２のパラレル低速度変換回路２１２のデータ
入力と接続されている。さらに、クロツク選択回
路２０９のクロツク出力は第１の同期回路２１１
のクロツク入力と第２の同期回路２１３のクロツ
ク入力と時分割通話信号処理回路２１４のクロツ
ク入力とにそれぞれ接続される。第１のパラレル
低速度変換回路２１０のデータ出力は第１の同期
回路２１１のデータ入力に接続され、この第１の
同期回路２１１のデータ出力は時分割通話信号処
理回路２１４の入力に接続される。第２のパラレ
ル低速度変換回路２１２のデータ出力は第２の同
期回路２１３のデータ入力に接続され、この第２
の同期回路２１３のデータ出力は時分割通話信号
処理回路２１４の入力に接続される。
ては、第１の時分割スイツチ２００を構成する第
１のクロツク源２０２は第１の時分割通話路２０
３を介して時分割通話信号受信回路２０８のクロ
ツク選択回路２０９の一方の入力と第１のパラレ
ル低速度変換回路２１０のクロツク入力とに接続
される。また、第１の時分割通話信号送信回路２
０１の出力は第１のパラレル低速度変換回路２１
０のデータ入力と接続されている。一方、第２の
時分割スイツチ２０４を構成する第２のクロツク
源２０６は第２の時分割通話路２０７を介して時
分割通話信号受信回路２０８のクロツク選択回路
２０９の他方の入力と第２のパラレル低速度変換
回路２１２のクロツク入力とに接続これる。ま
た、第２の時分割通話信号送信回路２０５の出力
は第２のパラレル低速度変換回路２１２のデータ
入力と接続されている。さらに、クロツク選択回
路２０９のクロツク出力は第１の同期回路２１１
のクロツク入力と第２の同期回路２１３のクロツ
ク入力と時分割通話信号処理回路２１４のクロツ
ク入力とにそれぞれ接続される。第１のパラレル
低速度変換回路２１０のデータ出力は第１の同期
回路２１１のデータ入力に接続され、この第１の
同期回路２１１のデータ出力は時分割通話信号処
理回路２１４の入力に接続される。第２のパラレ
ル低速度変換回路２１２のデータ出力は第２の同
期回路２１３のデータ入力に接続され、この第２
の同期回路２１３のデータ出力は時分割通話信号
処理回路２１４の入力に接続される。
ここで、第１の時分割スイツチ２００及び第２
の時分割スイツチ２０４から出力される第１およ
び第２のクロツク信号は互に同期を取り合つた場
合でもそれぞれ第１の時分割通話路２０３及び第
２の時分割通話信２０７を通過し、クロツク選択
回路２０９に達した時、伝達経路の違いから第３
図に示すように位相差を生じる。仮りに第１の時
分割スイツチ２００から出力される第１のクロツ
ク信号をシステムで用いる第３のクロツク信号で
あるようにクロツク選択回路２０９が動作する場
合でも第１の時分割通話路２０３及び第２の時分
割通話路２０７から出力される時分割通話信号を
各々信号に同期した第１および第２のクロツク信
号を用いて第１のパラレル低速度変換回路２１０
及び第２のパラレル低速度変換回路２１２にて第
３図のようにパラレル低速度変換すれば、第１の
時分割通話信号及び第２の時分割通話信号を第１
および第２の同期回路２１１，２１３，１２２第
１のクロツク信号に同期させることが可能とな
る。即ち、システム選択された第３のクロツク信
号で時分割通話信号受信回路２０８に入力される
時分割通話信号を同期する場合、非選択クロツク
信号に同期した時分割通話信号は受信不可能とな
る場合もあるが、上述したように第１および第２
のクロツク信号のいずれかを第３のクロツク信号
として選択して用いる構成によれば、時分割通話
信号が同期するクロツク信号でパラレル低速度変
換した信号を選択クロツク信号により確実に受信
でき、時分割通話路を二重化したことによるクロ
ツク位相差を補償し安定した時分割通話路回路を
実現できる。
の時分割スイツチ２０４から出力される第１およ
び第２のクロツク信号は互に同期を取り合つた場
合でもそれぞれ第１の時分割通話路２０３及び第
２の時分割通話信２０７を通過し、クロツク選択
回路２０９に達した時、伝達経路の違いから第３
図に示すように位相差を生じる。仮りに第１の時
分割スイツチ２００から出力される第１のクロツ
ク信号をシステムで用いる第３のクロツク信号で
あるようにクロツク選択回路２０９が動作する場
合でも第１の時分割通話路２０３及び第２の時分
割通話路２０７から出力される時分割通話信号を
各々信号に同期した第１および第２のクロツク信
号を用いて第１のパラレル低速度変換回路２１０
及び第２のパラレル低速度変換回路２１２にて第
３図のようにパラレル低速度変換すれば、第１の
時分割通話信号及び第２の時分割通話信号を第１
および第２の同期回路２１１，２１３，１２２第
１のクロツク信号に同期させることが可能とな
る。即ち、システム選択された第３のクロツク信
号で時分割通話信号受信回路２０８に入力される
時分割通話信号を同期する場合、非選択クロツク
信号に同期した時分割通話信号は受信不可能とな
る場合もあるが、上述したように第１および第２
のクロツク信号のいずれかを第３のクロツク信号
として選択して用いる構成によれば、時分割通話
信号が同期するクロツク信号でパラレル低速度変
換した信号を選択クロツク信号により確実に受信
でき、時分割通話路を二重化したことによるクロ
ツク位相差を補償し安定した時分割通話路回路を
実現できる。
以上説明したように本発明によれば、二重化し
たクロツク信号と各々に同期したシリアル時分割
通話信号を同期するクロツク信号でパラレル低速
度変換し、選択されたいずれかのクロツク信号に
て同期をとることにより、時分割通話信号を誤り
なく受信することができる。
たクロツク信号と各々に同期したシリアル時分割
通話信号を同期するクロツク信号でパラレル低速
度変換し、選択されたいずれかのクロツク信号に
て同期をとることにより、時分割通話信号を誤り
なく受信することができる。
第１図は従来の時分割通話路回路の一例を示す
構成図、第２図は本発明の一実施例を示す構成
図、第３図は同実施例の動作説明図である。 ２００，２０４……時分割スイツチ、２０１，
２０５……時分割通話信号送信回路、２０２，２
０６……クロツク源、２０３，２０７……時分割
通話器、２０８……時分割通話信号受信回路、２
０９……クロツク選択回路、２１０，２１２……
パラレル低速度変換回路、２１１，２１３……同
期回路、２１４……時分割通話信号処理回路。
構成図、第２図は本発明の一実施例を示す構成
図、第３図は同実施例の動作説明図である。 ２００，２０４……時分割スイツチ、２０１，
２０５……時分割通話信号送信回路、２０２，２
０６……クロツク源、２０３，２０７……時分割
通話器、２０８……時分割通話信号受信回路、２
０９……クロツク選択回路、２１０，２１２……
パラレル低速度変換回路、２１１，２１３……同
期回路、２１４……時分割通話信号処理回路。
Claims (1)
- １ 時分割通話路を二重化構成した時分割電子交
換機において、二重化構成の第１および第２の時
分割通話路はそれぞれ互いに位相の異なる第１お
よび第２のクロツク信号で動作し、前記第１およ
び第２の時分割通話路でそれぞれ伝達されるシリ
アル時分割通話信号を前記第１および第２のクロ
ツク信号でそれぞれパラレル低速度変換し、パラ
レル低速度変換した各時分割通話信号を前記第１
および第２のクロツク信号のいずれかにより位相
同期させることを特徴とする時分割通話信号方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23232483A JPS60124154A (ja) | 1983-12-09 | 1983-12-09 | 時分割通話信号方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23232483A JPS60124154A (ja) | 1983-12-09 | 1983-12-09 | 時分割通話信号方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60124154A JPS60124154A (ja) | 1985-07-03 |
| JPH0263000B2 true JPH0263000B2 (ja) | 1990-12-27 |
Family
ID=16937408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23232483A Granted JPS60124154A (ja) | 1983-12-09 | 1983-12-09 | 時分割通話信号方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124154A (ja) |
-
1983
- 1983-12-09 JP JP23232483A patent/JPS60124154A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60124154A (ja) | 1985-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0263000B2 (ja) | ||
| US5481215A (en) | Coherent multiplexer controller | |
| JP2542644B2 (ja) | 伝送制御装置 | |
| KR100197439B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치 | |
| JPH0282834A (ja) | 折返し制御方式 | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| JPS63131641A (ja) | 主局折返し試験装置 | |
| JPH02148931A (ja) | 自動データ通信方式 | |
| JPH0398320A (ja) | 冗長系を構成する現用、待機パッケージの切替制御方式 | |
| JPS6163127A (ja) | 時分割多重変換装置 | |
| JPS63142751A (ja) | 二重化系切替制御方式 | |
| JPH0258441A (ja) | ２線式双方向ディジタル伝送方式 | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| JPS6033758A (ja) | 二重化・一重化切替回路 | |
| JPH0348706B2 (ja) | ||
| JPS60137198A (ja) | 時分割光交換機の同期通信方式 | |
| JPS59221045A (ja) | デ−タ送受信タイミング制御方式 | |
| JPS6061854A (ja) | 回路ブロツク間接続方式 | |
| JPS6328147A (ja) | 光中間中継装置における同期方式 | |
| JPS6253530A (ja) | Ｔｄｍａ通信装置の制御用情報発生回路 | |
| JPH031610A (ja) | 信号検出回路 | |
| JPH04138728A (ja) | 現用・予備切替方式 | |
| JPH0833072A (ja) | 冗長構成ディジタル回路の制御システム | |
| JPS59210789A (ja) | 同期方式 | |
| JPH04341036A (ja) | データ転送装置のデータ折返し方式 |