JPH0325683A - データ転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 この発明は、デイジタル・イメージを別のデイジタル・
イメージ上に重ねるための方法及び装置に関し、より詳
しくは、ビットプレーン構戒されたソース・メモリから
イメージ・データのブロックを転送し再構戒して、それ
をディスプレイ・ターゲット・メモリに重ねる方法に関
する。

Ｂ．従来の技術 現在、ユーザーに、映像視覚的表示を作威したり、表示
のため他のアプリケーションにイメージや音声を追加し
たりすることを可能ならしめる、パーソナル・コンピュ
ータで利用可能なプログラム製品が存在する。そのよう
なプログラム製品は、実際のイメージを、高品質の音、
テキスト、グラフィクス、アニメーション及びその他の
特殊効果で以て表示することを可能とする。そのような
表示パッケージを組合せるためにパーソナル・コンピュ
ータを利用する際に、ユーザーは多くの場合、画像から
画像への変移（例え４ｉ溶暗）、１つのイメージに別の
イメージを重ね台せること（例えばアニメーション〉、
及びイメージの一部が下のイメージに対して透明であり
その両イメージが表示の間に処理されるような他のアプ
リケーシ３ンに対処しなくてはならない。

知られているように、そのような表示の形或を可能なら
しめるには、パーソナル・コンピュータ（ＰＣ）内でデ
ータのさまざまなスクリーンを１つの箇所から別の筺所
に移動させることが必要である。本質的には、スクリー
ンは、ディスプレイ中に挿入された時ＣＲＴまたは他の
表示装置上にそのイメージを表示することを可能ならし
めるデータのブロックからなる。

ＰＣメモリは多くの場合、込み入ったグラフィック・デ
ィスプレイ装置と容易にインターフェースするようには
設計されていない。例えば、多くのＰＣランダム・アク
セス・メモリ（ＲＡＭ）は、ビット・プレーン・ベース
で構或され、ワードまたはバイトの個々のビットは、対
応的に配列されたビット位置中の複数のプレーンに在駐
する。そのようなＰＣ／ＲＡＭＷａは、予定の複数のデ
ータのブロックにアクセスしてそれを処理するようなデ
ータ処理アプリケーションには有用である。しかし、ブ
ロックが何らかの開始点ヒ終了点をもつような、１つの
データのブロックにアクセスしたり、そのようなデータ
のブロックを、ユーザーが選択した開始点でディスプレ
イ・メモリに転送する必要がある場合、そのような処理
は実行することができるけれども一般的には低速になる
。

ブロック・データ転送は、ディスプレイ・メモリ中に、
既存の画面上に重ね合せて、またはそれに置換して、デ
ータの新しい画面を挿入することが望ましいようなディ
スプレイ・アプリケーションで遭遇する。そのようなデ
ータ転送の場合、システムは、最初の画素（ベル）に対
応するデータ単位にアクセスし、次に最後の画素が検索
されるまでデータ単位にアクセスし続けなくてはならな
い。そのアクセスされたデータ単位は、ディスプレイ・
メモリ中に挿入された時適切に揃えられる。このことは
、ディスプレイ・メモリの容量の最適な使用を可能なら
しめる。場合によっては、祈しいスクリーンが既存のス
クリーン上に書かれた時に既存のスクリーンの対応部分
が邪魔されないように挿入されたスクリーンの部分が「
透明」であることが望ましいことがある。

多くのＰＣ／ＲＡＭは、バイトまたはそれより大きいデ
ータ単位でしかアクセスすることができず、従って、初
期画素位置がバイトの内部で開始すると、画素は、バイ
トから抽出し、整列してから転送しなくてはならなくな
る。これは全て、好適には、それに内在する遅延を回避
するため最小回数のメモリ・アクセスによって行なわれ
る。

米国特許第４８１８３３６号においては、イメージ重ね
合せが取り扱われている。この米国特許は、文字数字デ
ータをグラフィック・イメージ上に重ね合せることがで
きるワード処理システムを開示する。このシステムは、
文字数字データをグラフィクス上にマージし、各スクリ
ーン９ｌｉ域上で空白でないイメージを表示するように
選択し、文字数字とイメージの競合があった場合は、文
字数字に有利になるように解決が図られる。しかし、こ
の米国特許では、前景イメージが背景イメージ・メモリ
へ転送されつつあって背景イメージ・メモリに適合する
ように再フォーマットされる途中のときイメージの重ね
合せを達戒する方法については考慮も教示もしない。

Ｃ．発明が解決しようとする課題 この発明の目的は、１つのブロックが別のブロック上へ
選択された領域のみ書き込まれるようなブロック・デー
タ転送のための方法及び手段を提供することにある。

この発明の他の目的は、１つのスクリーンが透明な部分
をもち、背景スクリーン上に書かれるようなスクリーン
・データ値転送のための高速の方法及び手段を提供する
ことにある。

この発明のさらに他の目的は、転送が整列と透明度のテ
ストを高速に行うような、ウィンドウ・バッファを通し
てのメモリの間のデータ転送を表示するための高速の方
法及び手段を提供することにある。

Ｄ．課題を解決するための手段 本発明によれば、とりわけ、３つのメモリ領域をもつデ
ータ処理システムが説明される。その３つのメモリａｍ
とは、プレーンのデータ単位増分でアドレスされ、プレ
ーン毎に１ビット単位で表示データ単位を記憶するソー
ス・メモリと、ディスプレイ装置の動作に適合する様式
で表示データ単位わ記憶するターゲット・メモリと、ソ
ース・メモリからターゲット・メモリへ表示データ単位
を転送するためのウィンドウ・バッファである。

このシステムは、ソース・メモリからのあるデータ単位
が、既にターゲット・メモリにあるデータ単位に上書き
するのを禁止するための装置を有する。本発明の方法は
、最初にソース・メモリからの複数のデータ単位にアク
セスし、次に、アクセスされたデータ単位の全てのビッ
トが予定の基準を満たすかどうかを論理的に決定する段
階を宥ずる。その予定の基準を満たすこヒが見出された
各データ単位は、既にターゲット・メモリ中にあるデー
タ単位を変更することを禁止される。

Ｅ．実施例 第１図を参照すると、ＩＢＭ　　ＰＳ／２などのパーソ
ナル・コンピュータに含まれる回路の一部のブロック図
が示されている。動作の１つのレベルでは、本発明は、
あるメモリ中のイメージ・データがあるブロック・フォ
ーマットで記憶され、ターゲット・メモリ上のディスプ
レイでは異なる境界フォーマットで記憶されなくてはな
らない、という事実にも拘らず、１つのメモリから別の
メモリへ極めて高速でデータを転送する。さらに、この
発明は、透過性を示すイメージ・データの単位を書き込
むことを禁止し、これにより、ディスプレイ・メモリ中
に既にあるデータは、対応する表示データ単位位置で影
響されないことになる。

ソース・メモリ１０は、ビット・プレーン的に構成され
たＲＡＭであり、その入出力機能は、中央処理装置（Ｃ
ＰＵ）１２かも制御される。ＣＰＵ１２は、データがソ
ース・メモリ１０からアクセスされる時とデータがウイ
ンドウ・バッファ１６に挿入される前に利用される整列
レジスタ１４を含む。また、実際はＣＰＵ１２中に含ま
れているのだけれども、便宜上２つの個別のレジスタが
、直接パス１日に接統されているものヒレて示されてい
る。これらのレジスタヒは、ＯＲレジスタ２０と、４バ
イトの画素レジスタ２２である。

ＯＲレジスタ２０の各位置は、マスク・レジスタ２４に
接続され、マスク・レジスタ２４は、ウィンドウ・バッ
ファ１６とターゲット・メモリ２ｅの閏に接続されてい
る。ターゲット・メモリ２６は、第１図では、影線をつ
けて示されている。

第１図のシステムの動作は、ＣＰＵ１２が、ソース・メ
モリ１０からターゲット・メモリ２Ｇへのスクリーンの
データの転送を要求することから始まる。前述のように
、ソース・メモリ１０はビット・プレーン的であり、要
求されるデータのブロックは、ソース・メモリ１０のバ
イトまたはワード境界と一致しないかもしれない。この
ため、ソース・メモリ１０からアクセスされるデータは
先ず、ウィンドウ・バッファ１６に挿入することができ
るように整列されなくてはならない。

というのは、ウィンドウ・バッファ１６は、ソース・メ
モリ１０とターゲット・メモリ２６の間のスクリーン・
データの転送経路を形威するからである。その整列は、
整列レジスタ１４中で行なわれ、１９８８年９月６日に
出願された、本出願人に係る米国特許出願第２４２３２
６号に述べられているように行なわれる。簡単に述べる
と、ソース・メモリ１０からアクセスされるデータの各
セグメントは、データを境界に合わせるように右にロー
テートされる。次に、各画素データ・セグメント中の各
ビットは、その＠素が透明か不透明のどちらであるかを
決定するためにＯＲされる。各ＯＲ演算の結果は、ＯＲ
レジスタ２０中に保持され、画素バイトは、画素レジス
タ２２に格納される。ＯＲ演算の完了時に、ＯＲレジス
タ２０が、透明である（例えば全てゼロ〉の画素の転送
を防止するようにマスク２４をセットする。次に、その
画素情報がレジスタ２２からウィンドウ・バッファ１６
及びマスク２４を通じてターゲット・メモリ２６に転送
される。マスクされなかった画素は、ターゲット・メモ
リ２６中の対応する画素を上書きするが、マスクされた
画素は、ターゲット・メモリ２６中の対応領域中の画素
をそのままにしておく。

次に、第２乃至４図を参照して、ソース・メモリ１０、
ウィンドウ・バッファ１６及びターゲット・メモリ２６
の構造について説明する。

ｆｆＳ２図に示すように、ソース・メモリ１０は、複数
のプレーンをもつ。各プレーンはバイト単位で構戊され
、最初のバイトを「パイトＡ」ヒ指定されたＮバイトを
もつ。各バイトは８ビット長であり、２バイトのみ、例
えばパイトＡ及びバイトＢが示されているけれども、ソ
ース・メモリは、一般的には、ラスク走査線全体（例え
ば６４０画素）を含むように十分な数のバイトを含んで
いるものと理解されたい。ソース・メモリ１０において
、画素は、プレーン毎に１ビット単位で構或され、例え
ば４ビットを含む。例えば、ビットＡ１、Ａ２、Ａ３及
びＡ４が「Ａ」画素を含み、後の画素も同様に構或され
る。ディスプレイの１つのラスク走査は、ソース・メモ
リ１０のメモリ・プレーン１乃至４の出力からなる。

前述のように、ソース・メモリ１０からアクセスされタ
ーゲット・メモリ２６へと転送されるべき画素データの
ブロックが、ソース・メモリ１０のバイト境界と一致し
ないことはよくある。例えば、第２図に示すように、タ
ーゲット・メモリ２６に転送されるべき最初のバイトが
画素Ｅで始まり、画素Ｌで終わると仮定する。大抵のＰ
Ｃ構或は、バイトまではワード単位でしかプレーン・デ
ータにアクセスすることができないので、夕一ゲット・
メモリ２６に転送されるべき画素の最初のバイトにアク
セスするためには、ソース・メモリ１０からは１ワード
全体がアクセスされ、所望の画素バイトがそこから抽出
されなくてはならない。

第３図には、ウィンドウ・バッファ１６の構造が図式的
に示され、これは、プレーン毎に１ビット単位で配列さ
れた画素データの４バイトを含む。ウインドウ・バツフ
ァ１６にはさらに、そのプレーン１乃至４の書き出しを
制御するシーケンス・マップ・レジスタ３０が設けられ
てなる。詳細は後述するビット・マップ・マスク・レジ
スタ３２が、どの画素がウィンドウ・バッファ１６がら
読み出されることになるかを制御する。

ターゲット・メモリ２Ｂは第４図に示され、これは、ビ
ット・プレーン的であるという点でソース・メモリ１０
ヒ同様に構或されている。しかし、そのメモリ位置は、
ソース・メモリ１０との既存の特定の整列は何もない。

ターゲット・メモリ２６内のデータ単位は、ディスプレ
イ！？＆２８を駆動するために採用され、表示されるデ
ータを変更すべき場合は置換される。そのようなデータ
変更の必要性は、ターゲット・メモリ２６中のあらゆる
ヒころで生じ得るものであり、そのようなデータの変更
の初期画素もプレーン・バイトの任意の位置であり得る
。

ＰＣ［動グラフィック・ディスプレイ・システムの通常
の動作においては、ユーザーは、表示すべきデータの領
域を選択し、システムに、その選択及び表示機能を実行
するように指令する。適当な装置（例えば、ライト・ペ
ン、マウスなど）からの入力は、ＣＰＵ１２にある初期
化ステップを開始させる。それらのステップとしては、
開始画素番号の決定、ソース・メモリｌＯ内の画素アド
レスの決定、最初の画素がターゲット・メモリ２８中に
配置されることになる開始アドレスの決定、及びソース
・メモリ１０からターゲット・メモリ２６へ転送される
べき前画素数の決定がある。それらの初期化ステップに
続いて、最初のワードがソース・メモリ１０からアクセ
スされる。ここで、第２図を参照して、転送されるべき
最初のブロックが第２図の参照番号５０で示されるもの
である、と仮定する。画素Ｅ乃至Ｌは、ソース・メモリ
１０中のパイトＡ及びＢから抽出してウインドウ・バツ
ファ１Ｂ（第３図）に配置されるべきものであることに
留意されたい。アクセスされるべき第２の群のバイトは
、画素Ｍで始まってバイトＣへと進むさらなる７個の画
素である、云々。前述のように、ウィンドウ・バッファ
１６は、ソース・メモリ１０とターゲット・メモリ２６
の間のアクセスの唯一の通路を提供する。

第６図に示すように、この手続は、ボックス６０で示す
ロード・コマンドで始まる。次に、夕一ゲット・メモリ
２６に転送すべき最初の８ビットが整列される（ボック
ス６２）。このことは、ソース・メモリ１０が、プレー
ン１から、パイトＡ及びＢ＠ｃＰＵ１２内の整列レジス
タ１４に転送することによって行なわれる。レジスタ１
４は、１９８８年９月６日に出願された、本出願人に係
る米国特許出願第２４２３２７号に説明されているよう
に動作し、「ワード・ローテート」動作を通じて、その
レジスタの右傾境界にビット・ストリームＥ１乃至Ｌ１
を右ぞろえするように動作する。Ｅ１乃至Ｌ１が整列さ
れた時、それらは、画素レジスタ２２中に格納される（
ボックス６４）。それと同時に、画素ビット（Ｅｌ乃至
Ｌ１）の最初の８ビット・バイトがＣＰＵ１２内で対応
する画素からの前のビットとＯＲされる。

ビットＥ１乃至Ｌ１がアクセスされる時、前にフクセス
されたビットはないので、ＯＲの結果は、ビットＥ１乃
至Ｌ１の論理状態と同一である。そのＯＲ動作の結果は
、ＯＲレジスタ２０（ボックス６８）に記憶される。次
に、４バイトが画素レジスタ２２にロードされたかどう
かが判断される（ボックス６８）。もしそれが否定的な
ら、アドレスが次のプレーンへとインクリメントされ、
それと同一の２ワード（パイトＡ及びＢ）がアクセスさ
れ、同一の動作（整列のためのローテート、バイトの転
送、及びＯＲ）が反復される。

第５図に示すように、画素Ｅ乃至Ｌのおのおのが、図示
されているビット配列をもつと仮定する。こうして、最
初のＯＲ動作の終了時には、ＯＲレジスタ２０は、Ｈ及
びＩ画素に対応するビット位置に１をもち、他は全てゼ
ロとなる。この図の右欄は、４つのバイト全てがＯＲ動
作を通過した後のＯＲレジスタ２０のデータ状態を示す
。

尚、ＯＲレジスタ２０は、画素Ｆ及びＧに対応する画素
位置以外のあらゆる画素位置に「１」をもつことに留意
されたい。それらの画素は透明であって、画素バイトが
ターゲット・メモリ２６に書かれつつある時には抑止さ
れるべきものである。

第６図を参照すると、最初の４バイトが画素レジスタ２
２に一旦ロードされるヒ、そのおのおののビット位置は
或功裡にＯＲされており、そのＯＲ結果はＯＲレジスタ
２０に格納され、ウィンドウ・バッファ１６（第３図）
に接続されたビット・マップ・マスク・レジスタ３２は
、ＯＲレジスタ２０の各ビット位置の論理状態に従って
セットされる（ボックス７４）。画素レジスタ２２中に
蓄積されたｍｓは、ウィンドウ・バッファ！６に読み込
まれ、マスク２４を介してターゲット・メモリ２６に読
み込まれる。これらのビットが、前述の経路を通じてフ
ラッシュされる時、ビット・マップ・レジスタ３２が画
素位置Ｆ及びＧでのターゲット・メモリ２ｓ内のいかな
る書き込み動作をも禁止する。こうして、画素Ｅ乃至Ｌ
がターゲット・メモリ２６の４バイトに書き込まれると
仮定すると、画素Ｅはプレーン１乃至４の最初のバイト
に書き込まれ、一方、今まで存在していた画素Ｘ及びＹ
は、第２及び第３のビット位置にとどまる。後のビット
位置はそこに画素Ｈ乃至Ｌを挿入する（ボックス７６、
第ＢＴ５Ａ）。こうして、ターゲット・メモリ２６中に
既に存在しているイメージのある部分を影響を受けない
ようにしながら、ソース・メモリ１０からのイメージを
ターゲット・メモリ２ｅ中のイメージに上書きすること
ができることが見て取れ↓う。

Ｆ．発明の効果 以上説明したように、この発明によれば、高速且つ能率
的な様式で、ターゲット・メモリのイメージのある部分
を変更することなく、ソース・メモリのイメージの一部
を適切に上書きすることが可能となる。

【図面の簡単な説明】

第Ｉ！５！Ｊは、本発明を組み込むシステムの慨要ブロ
ック図、 第２図は、第１図で使用するソース・メモリの構戊を示
す図、 第３図は、第１図で使用するウィンドウ・バッファのＩ
ｌｌ或を示す図、 第４ｔ！！ｉｔは、第１図で使用するターゲット・メモ
リの構戒を示す図、 第５図は、ソース・メモリからターゲット・メモリに転
送されるべき複数の画素のビット構戒を示す図、 第６図は、本発明の動作を説明する慨要フローチャート
である。

Claims (7)

【特許請求の範囲】
1. （１）ビット・プレーン指向データ単位のソース・メモ
   リと、複数のプレーンをもちその各プレーンが直列的に
   配列された複数ビット単位をもつ複数のデータ単位を有
   するターゲット・メモリと、該ソース・メモリから該タ
   ーゲット・メモリへデータを転送するためのバッファと
   、あるデータ単位をして、該ターゲット・メモリに既に
   存在しているデータ単位を上書きするのを禁止する転送
   禁止手段とをもつデータ処理システムにおいて、 （ａ）上記ソース・メモリからの複数のデータ単位にア
   クセスして整列する段階と、 （ｂ）アクセスされた各データ単位の全てのビットが予
   定の基準を満たすかどうかを論理的に決定する段階と、 （ｃ）上記バッファを通じて、離散的な数の整列された
   データ単位を渡す段階と、 （ｄ）上記予定の基準を満たす上記バッファからの上記
   データ単位による、上記ターゲット・メモリ中のデータ
   の変更を禁止する段階を有する、データ転送方法。
2. （２）上記ソース・メモリのデータ単位が画素であり、
   複数のビットを含み、そのビットは各プレーン毎に１つ
   ずつあり、上記ターゲット・メモリが、ディスプレイを
   制御するための、画素指向メモリである請求項１の方法
   。
3. （３）上記論理的に決定する段階が、 （ｅ）上記各画素がゼロか非ゼロを決定するために各画
   素の全てのデータ・ビットをＯＲする段階を含み、上記
   基準が、画素がゼロに等しいことである、請求項２の方
   法。
4. （４）上記転送禁止手段が、上記複数の画素のおのおの
   に対応する位置をもつビット・マスクであり、 上記転送禁止手段がさらに、 （ｆ）上記各対応マスク位置に、上記段階（ｅ）で決定
   により、ＯＲ条件がゼロである各画素に対応して、「書
   込禁止」表示を挿入する段階と、（ｇ）上記対応するマ
   スク位置の制御の下で上記バッファから各画素のビット
   を渡し、以てゼロ画素からのビットが、上記ターゲット
   ・メモリ中の対応ビット位置を上書きしないようにする
   段階を有する、 請求項３の方法。
5. （５）上記ソース・メモリが複数のプレーンをもち、そ
   の各プレーンは複数ビット画素コードのうちの１ビット
   をもち、各プレーンは、２バイト単位でアドレス可能で
   あり、 （ｈ）上記２バイトからなる複数の画素セグメントを予
   定の境界に整列する段階と、 （ｉ）上記整列された複数の画素セグメントを、上記ウ
   ィンドウ・バッファの一端が上記予定の境界に一致する
   ように、上記ウィンドウ・バッファに挿入する段階を有
   する、 請求項４の方法。
6. （６）上記ビット・マスクが、 （ｊ）上記画素のＯＲ値がゼロに等しい時上記ウィンド
   ウ・バッファからの画素ビットの転送を禁止するもので
   ある、 請求項５の方法。
7. （７）ビット・プレーン的に、バイト構成されたソース
   ・メモリが、Ｎバイト・ウィンドウ・バッファを通じて
   、ターゲット・メモリに表示データの画素ビットを転送
   するためのデータ処理システムにおいて、 （ａ）上記ソース・メモリからのＮ個の画素を整列する
   ためのレジスタ手段と、 （ｂ）上記ウィンドウ・バッファ中の各画素に対応する
   位置をもつビット・マスク手段と、 （ｃ）非ゼロ画素を決定するために各画素中の全てのビ
   ットをＯＲし、そのような画素を通過させるように上記
   ビット・マスク手段をセットするための論理手段と、 （ｄ）上記ビット・マスク手段によって制御され、上記
   ウィンドウ・バッファから上記ターゲット・メモリに非
   ゼロ画素のみを書き込むための手段とを具備する、 データ処理システム。