JPS63123171A - デ−タ転送装置 - Google Patents
デ−タ転送装置Info
- Publication number
- JPS63123171A JPS63123171A JP61269092A JP26909286A JPS63123171A JP S63123171 A JPS63123171 A JP S63123171A JP 61269092 A JP61269092 A JP 61269092A JP 26909286 A JP26909286 A JP 26909286A JP S63123171 A JPS63123171 A JP S63123171A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- transfer destination
- output
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Processing (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、１回のメモリへのアクセス可能なビット長以
下のビット単位に、転送先のメモリの格納している画像
データと、転送元データとの間で演算を行ない結果をメ
モリに書込む処理を高速に行なうデータ転送装置に関す
るものである。
下のビット単位に、転送先のメモリの格納している画像
データと、転送元データとの間で演算を行ない結果をメ
モリに書込む処理を高速に行なうデータ転送装置に関す
るものである。
従来の技術
従来のデータ転送装置としては、例えば特開昭８１−９
７６６号公報に示されている。
７６６号公報に示されている。
第４図はこの従来のデータ転送装置のブロック図を示す
ものであり、１は転送元データを格納しているデータレ
ジスタＤＢＲ１２は転送先のワードアドレスを保持する
アドレスレジスタ、４は上記データレジスタ１の内容を
転送すべきメモリ、６． 。
ものであり、１は転送元データを格納しているデータレ
ジスタＤＢＲ１２は転送先のワードアドレスを保持する
アドレスレジスタ、４は上記データレジスタ１の内容を
転送すべきメモリ、６． 。
７はそれぞれゲート信号ＷＴ、ＲＤにより開かれるゲー
ト、８は汎用レジスタをもつ演算部、９は転３ページ 送先のデータを格納するラッチ回路、１０は上記データ
レジスタ１とラッチ回路９の間で後述のマスクレジスタ
で指定されたビットに演算を行う演算器、１１は転送先
アドレスのビット位置を示すビットポインタＢＰ、１２
はカウントアツプ信号ＩＮＣ，カウンタダウン信号ＤＥ
Ｃによりアドレスレジスタ２とビットポインタＢＰを連
結したビットアドレスを１加減算器、１３は演算器１０
の演算有効ビットを指定するマスクレジスタＭＡＳＫ、
１４はピットポインタ１１の内容をデコードするデコ
ーダ、１５はマスク選択信号ＭＳＥＬによりマスクレジ
スタ１３の内容かデコーダ１４の出力のどちらかを演算
有効ビット指定データとして演算器１０に出力する選択
回路、１６は演算器１Ｑの演算を指定する演算モードレ
ジスタＲＯＲＲ，１７は演算指定選択信号Ｒ８ＥＬによ
り演算モードレジスタ１６か制御部からの直接指定のど
ちらかを演算モード指定信号として演算器に出力する選
択回路、１８は各ブロックに制御信号を供給する制御部
である。
ト、８は汎用レジスタをもつ演算部、９は転３ページ 送先のデータを格納するラッチ回路、１０は上記データ
レジスタ１とラッチ回路９の間で後述のマスクレジスタ
で指定されたビットに演算を行う演算器、１１は転送先
アドレスのビット位置を示すビットポインタＢＰ、１２
はカウントアツプ信号ＩＮＣ，カウンタダウン信号ＤＥ
Ｃによりアドレスレジスタ２とビットポインタＢＰを連
結したビットアドレスを１加減算器、１３は演算器１０
の演算有効ビットを指定するマスクレジスタＭＡＳＫ、
１４はピットポインタ１１の内容をデコードするデコ
ーダ、１５はマスク選択信号ＭＳＥＬによりマスクレジ
スタ１３の内容かデコーダ１４の出力のどちらかを演算
有効ビット指定データとして演算器１０に出力する選択
回路、１６は演算器１Ｑの演算を指定する演算モードレ
ジスタＲＯＲＲ，１７は演算指定選択信号Ｒ８ＥＬによ
り演算モードレジスタ１６か制御部からの直接指定のど
ちらかを演算モード指定信号として演算器に出力する選
択回路、１８は各ブロックに制御信号を供給する制御部
である。
以上のように構成された従来のデータ転送装置において
は、転送元データを演算部８で転送先位置に合せて位置
合せしてデータレジスタ１に格納し、転送先のワードア
ドレスをアドレスレジスタ２にワード内ビット位置をビ
ットポインタ１１に格納しておく。アドレスレジスタ２
が示すメモリの内容をラッチ回路９に保持する。データ
レジスタ１の出力とラッチ回路９の出力を入力として、
演算モードレジスタ１６で指定された演算モードで演算
器１０で演算される。演算器１０で演算される際、マス
クレジスタ１３の内容により指定される演算の有効ビッ
トは、上記の演算結果を出力し、有効ビット以外はラッ
チ回路の出力をそのまま出力する。
は、転送元データを演算部８で転送先位置に合せて位置
合せしてデータレジスタ１に格納し、転送先のワードア
ドレスをアドレスレジスタ２にワード内ビット位置をビ
ットポインタ１１に格納しておく。アドレスレジスタ２
が示すメモリの内容をラッチ回路９に保持する。データ
レジスタ１の出力とラッチ回路９の出力を入力として、
演算モードレジスタ１６で指定された演算モードで演算
器１０で演算される。演算器１０で演算される際、マス
クレジスタ１３の内容により指定される演算の有効ビッ
トは、上記の演算結果を出力し、有効ビット以外はラッ
チ回路の出力をそのまま出力する。
発明が解決しようとする問題点
しかしながら上記のような構成では、例えば文字フォン
トデータの転送のような場合で、文字のパターンの転送
だけでなく文字の背景の転送も行うとき（不透明）、背
景のデータ転送と文字パターンのデータ転送の２回を行
う必要があった。またカラー化した場合の文字パターン
以外は転送先５１、−ノ のデータを保存（透明）が実現できないという問題点を
有していた。
トデータの転送のような場合で、文字のパターンの転送
だけでなく文字の背景の転送も行うとき（不透明）、背
景のデータ転送と文字パターンのデータ転送の２回を行
う必要があった。またカラー化した場合の文字パターン
以外は転送先５１、−ノ のデータを保存（透明）が実現できないという問題点を
有していた。
本発明はかかる点に鑑み、１回のデータ転送で背景デー
タの転送とカラー化した場合の透明の実現を行うデータ
転送装置を提供することを目的とする。
タの転送とカラー化した場合の透明の実現を行うデータ
転送装置を提供することを目的とする。
問題点を解決するための手段
本発明は、転送データを保持するレジスタと転送先デー
タを保持するラッチ回路と、それぞれの出力を入力し演
算を行う演算器と、転送データのうち特定の画素につい
て転送先の画素を保存するか否かを示すフリップフロッ
プと、上記レジスタの出力するデータから特定の画素を
検出する検出回路と、上記演算器の演算有効ビット情報
を保持するマスクレジスタと、データ転送先アドレスを
格納−ｔ−るアドレスレジスタを備えたデータ転送装置
である。
タを保持するラッチ回路と、それぞれの出力を入力し演
算を行う演算器と、転送データのうち特定の画素につい
て転送先の画素を保存するか否かを示すフリップフロッ
プと、上記レジスタの出力するデータから特定の画素を
検出する検出回路と、上記演算器の演算有効ビット情報
を保持するマスクレジスタと、データ転送先アドレスを
格納−ｔ−るアドレスレジスタを備えたデータ転送装置
である。
作 用
本発明は、前記した構成により、マスクレジスタが示す
有効ビットでかつ不透明モードか転送先６ベー７′ データを保持しない画素の場合に転送元データと転送先
データを演算し結果を転送先メモリに格納する。上記の
場合以外は転送先データをそのまま格納する。この動作
により、マスクレジスタの示す有効ビットについて不透
明モードでは、転送先データの書換えが行われ、透明モ
ードでは、転送元データの示す転送先データを保存しな
い画素位置のみに演算して結果を転送先に格納し、それ
以外の画素は元のデータが保存される。
有効ビットでかつ不透明モードか転送先６ベー７′ データを保持しない画素の場合に転送元データと転送先
データを演算し結果を転送先メモリに格納する。上記の
場合以外は転送先データをそのまま格納する。この動作
により、マスクレジスタの示す有効ビットについて不透
明モードでは、転送先データの書換えが行われ、透明モ
ードでは、転送元データの示す転送先データを保存しな
い画素位置のみに演算して結果を転送先に格納し、それ
以外の画素は元のデータが保存される。
実施例
第１図は本発明の第１の実施例におけるブロック図を示
すもので２値画像を扱う。第１図において、１から１Ｂ
は第４図の従来例と同様の構成である。１９はデータ転
送の際、転送データのうち特定のデータの画素について
転送先の画素を保存するか否かを示すフリップフロップ
、２２は背景色を示すレジスタ、２１はデータレジスタ
１の保持するデータで背景色レジスタ２２の示す背景色
を検出するＥＮＯＲ回路、２０はフリップフロップ１９
の出力とＥＮＯＲ回路２１の出力を入力とじだ７１、−
ノ ＮＡＮＤ出力をゲート信号にしたマスクレジスタ１３を
出力するゲートで、演算器１ｏの演算有効ビットを示し
ている。
すもので２値画像を扱う。第１図において、１から１Ｂ
は第４図の従来例と同様の構成である。１９はデータ転
送の際、転送データのうち特定のデータの画素について
転送先の画素を保存するか否かを示すフリップフロップ
、２２は背景色を示すレジスタ、２１はデータレジスタ
１の保持するデータで背景色レジスタ２２の示す背景色
を検出するＥＮＯＲ回路、２０はフリップフロップ１９
の出力とＥＮＯＲ回路２１の出力を入力とじだ７１、−
ノ ＮＡＮＤ出力をゲート信号にしたマスクレジスタ１３を
出力するゲートで、演算器１ｏの演算有効ビットを示し
ている。
以上のように構成された本実施例のデータ転送装置につ
いて、以下その動作を説明する。
いて、以下その動作を説明する。
転送元データを演算部８で転送先位置に合せて位置合せ
してデータレジスタ１に格納し、転送先のアドレスをア
ドレスレジスタ２に格納しておく。
してデータレジスタ１に格納し、転送先のアドレスをア
ドレスレジスタ２に格納しておく。
アドレスレジスタ２が示す転送先メモリの内容をラッチ
回路９に保持する。データレジスタ１とラッチ回路９の
出力をそれぞれ演算器１ｏに入力する。演算器１ｏの演
算モードは演算モードレジスタ１６により指定される。
回路９に保持する。データレジスタ１とラッチ回路９の
出力をそれぞれ演算器１ｏに入力する。演算器１ｏの演
算モードは演算モードレジスタ１６により指定される。
次に透明、不透明モード、マスクレジスタについて第２
図を用いて説明する。
図を用いて説明する。
マスクレジスタ１３の論理１は演算器１ｏの演算有効ビ
ット位置を示し、論理０は転送先のデータをそのまま保
存する。フリップフロップ１９が論理１の場合、透明モ
ードと呼び、背景色レジスタ２２の示す背景色を”Ｂ″
とする。データレジスタ１の内容が”Ｂ″のピット位置
に対応する転送先データのビットを保存する。このため
に演算器１ｏに入力される演算有効ビットで、上記ピッ
ト位置の演算をラッチ回路の出力をそのまま出力するよ
うにする。データレジスタ１の内容が”Ｆ”のピット位
置は転送元データと転送先データの間で演算モードレジ
スタ１６により指定された演算を実行し、結果を対応す
る転送先ビットに格納する。フリップフロップ１９が論
理０の場合、不透明そ一ドと呼び、データレジスタ１の
内容と転送先データとの間で演算を行ない結果を転送先
メモリに格納する。この場合、データレジスタ１のデー
タの内容によらず転送先データと演算を行なう。
ット位置を示し、論理０は転送先のデータをそのまま保
存する。フリップフロップ１９が論理１の場合、透明モ
ードと呼び、背景色レジスタ２２の示す背景色を”Ｂ″
とする。データレジスタ１の内容が”Ｂ″のピット位置
に対応する転送先データのビットを保存する。このため
に演算器１ｏに入力される演算有効ビットで、上記ピッ
ト位置の演算をラッチ回路の出力をそのまま出力するよ
うにする。データレジスタ１の内容が”Ｆ”のピット位
置は転送元データと転送先データの間で演算モードレジ
スタ１６により指定された演算を実行し、結果を対応す
る転送先ビットに格納する。フリップフロップ１９が論
理０の場合、不透明そ一ドと呼び、データレジスタ１の
内容と転送先データとの間で演算を行ない結果を転送先
メモリに格納する。この場合、データレジスタ１のデー
タの内容によらず転送先データと演算を行なう。
遂次隣接アドレスのメモリへの転送を行なう間、アドレ
スレジスタ２のアドレス更新は、１回のデータ転送完了
毎に１加減算器１２を用いて１加算あるいは１減算を行
なう。
スレジスタ２のアドレス更新は、１回のデータ転送完了
毎に１加減算器１２を用いて１加算あるいは１減算を行
なう。
以上のように本実施例によれば、背景データ検出回路と
してＥＮＯＲ回路２１を用いることにより、容易に２値
画像の透明、不透明のモードを実現す９１、−ノ ることかできる。
してＥＮＯＲ回路２１を用いることにより、容易に２値
画像の透明、不透明のモードを実現す９１、−ノ ることかできる。
第３図は本発明の第２の実施例を示すデータ転送装置の
ブロック図である。第３図において、１から２１までは
、第１図の構成と同様のものである。第１図の構成と異
なるのはカラー化のためにメモリ４１選択回路６，７．
データレジスタ１゜ラッチ回路９．演算器１０．ゲー）
２ｏ、ＥＮＯＲ回路２１．背景レジスタ２２をそれぞれ
一画素を複数ビットで表現するために複数ビット分設け
た点である。
ブロック図である。第３図において、１から２１までは
、第１図の構成と同様のものである。第１図の構成と異
なるのはカラー化のためにメモリ４１選択回路６，７．
データレジスタ１゜ラッチ回路９．演算器１０．ゲー）
２ｏ、ＥＮＯＲ回路２１．背景レジスタ２２をそれぞれ
一画素を複数ビットで表現するために複数ビット分設け
た点である。
上記のように構成された第２の実施例のデータ転送装置
について、以下その動作を説明する。
について、以下その動作を説明する。
転送元データを演算部８で転送先位置に合せ、色プレー
ンごとのデータレジスタ１に格納する。
ンごとのデータレジスタ１に格納する。
データ転送先アドレスをアドレスレジスタ２に格納し、
アドレスレジスタ２の示すアドレスの内容をメモリプレ
ーンごとに読出しラッチ回路９にそれぞれ保持する。デ
ータレジスタ１の各メモリプレーンごとのデータとラッ
チ回路の各メモリプレーンごとのデータをそれぞれ各プ
レーンに対応する１０ページ 演算器１ｏに入力する。各演算器１ｏの演算モードは演
算モードレジスタ１６によシ指定される。
アドレスレジスタ２の示すアドレスの内容をメモリプレ
ーンごとに読出しラッチ回路９にそれぞれ保持する。デ
ータレジスタ１の各メモリプレーンごとのデータとラッ
チ回路の各メモリプレーンごとのデータをそれぞれ各プ
レーンに対応する１０ページ 演算器１ｏに入力する。各演算器１ｏの演算モードは演
算モードレジスタ１６によシ指定される。
マスクレジスタ１３の論理１は演算器１ｏの演算有効ビ
ット位置を示し、論理０は転送先のデータをそのまま保
存する。フリップフロップ１９が論理１の場合、データ
レジスタ１の各メモリプレーンにより示される画素が背
景色レジスタ２２で示す色と一致するピット位置に対応
する転送先データの画素を保存する。このために演算器
１０に入力される演算有効ビットに上記ビット位置の演
算をラッチ回路の出力をそのまま出力するようにする。
ット位置を示し、論理０は転送先のデータをそのまま保
存する。フリップフロップ１９が論理１の場合、データ
レジスタ１の各メモリプレーンにより示される画素が背
景色レジスタ２２で示す色と一致するピット位置に対応
する転送先データの画素を保存する。このために演算器
１０に入力される演算有効ビットに上記ビット位置の演
算をラッチ回路の出力をそのまま出力するようにする。
データレジスタの上記ビット位置以外は転送元データと
転送先データの演算を各メモリプレーンごとに行ない、
結果を対応するメモリプレーンの転送先ビットに格納す
る。フリップフロップ１９が論理０の場合は、データレ
ジスタ１とラッチ回路９の各メモリプレーンごとに演算
し、結果を転送先メモリの各メモリプレーンに格納する
。
転送先データの演算を各メモリプレーンごとに行ない、
結果を対応するメモリプレーンの転送先ビットに格納す
る。フリップフロップ１９が論理０の場合は、データレ
ジスタ１とラッチ回路９の各メモリプレーンごとに演算
し、結果を転送先メモリの各メモリプレーンに格納する
。
遂次隣接アドレスのメモリへの転送を行う間、アドレス
レジスタ２のアドレス更新は、１回のデ１１ ベーン ータ転送完了毎に１加減算器１２を用いて１加算あるい
は１減算を行う。
レジスタ２のアドレス更新は、１回のデ１１ ベーン ータ転送完了毎に１加減算器１２を用いて１加算あるい
は１減算を行う。
以上のように、本実施例によればメモリ、データレジス
タ、ランチ回路、演算器、背景色データ検出回路を複数
もつことにより、カラー画像の透明、不透明のデータ転
送を実現することができる。
タ、ランチ回路、演算器、背景色データ検出回路を複数
もつことにより、カラー画像の透明、不透明のデータ転
送を実現することができる。
発明の詳細
な説明したように、本発明によれば、透明。
不透明のデータ転送を１回のデータ転送で実現し、カラ
ー画像に対しても同様に拡張することができ、その実用
的効果は大きい。
ー画像に対しても同様に拡張することができ、その実用
的効果は大きい。
第１図は本発明の一実施例のデータ転送装置のブロック
図、第２図は同実施例の処理の説明図、第３図は本発明
の他の実施例のデータ転送装置のブロック図、第４図は
従来のデータ転送装置のブロック図である。 １・・・・・・データレジスタ、２・・・・・・アドレ
スレジスタ、４・・・・・・メモリ、６．７・・・・・
・ゲート、８・・・・・・演算部、９・・・・・ラッチ
回路、１０・・・・・・演算器、１１・・・・・・ビッ
トポインタ、１２・・・・・・１加減算器、１３・・・
・・・マスクレジスタ、１４・・・・・・デコーダ、１
６゜１７・・・・・・選択回路、１６・・・・・・演算
モードレジスタ、１８・・・・・・制御ブロック、１９
・・・・・・フリップフロップ、２０・・・・・・ゲー
ト、２１・・・・・・ＥＮＯＲ回路、２２・・・・・・
背景色レジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 （Ｔ＝ Ｏ） 第３図 濃箕郷 ｙ ２２ ＢＲ １ンス −１９／ａ 司 ２１９
２０ 。 ／６１０ ２’／ ＷＴ ５ ＡＲＢＰ±１ 制御部 １．、 些９／ 第４図
図、第２図は同実施例の処理の説明図、第３図は本発明
の他の実施例のデータ転送装置のブロック図、第４図は
従来のデータ転送装置のブロック図である。 １・・・・・・データレジスタ、２・・・・・・アドレ
スレジスタ、４・・・・・・メモリ、６．７・・・・・
・ゲート、８・・・・・・演算部、９・・・・・ラッチ
回路、１０・・・・・・演算器、１１・・・・・・ビッ
トポインタ、１２・・・・・・１加減算器、１３・・・
・・・マスクレジスタ、１４・・・・・・デコーダ、１
６゜１７・・・・・・選択回路、１６・・・・・・演算
モードレジスタ、１８・・・・・・制御ブロック、１９
・・・・・・フリップフロップ、２０・・・・・・ゲー
ト、２１・・・・・・ＥＮＯＲ回路、２２・・・・・・
背景色レジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 （Ｔ＝ Ｏ） 第３図 濃箕郷 ｙ ２２ ＢＲ １ンス −１９／ａ 司 ２１９
２０ 。 ／６１０ ２’／ ＷＴ ５ ＡＲＢＰ±１ 制御部 １．、 些９／ 第４図
Claims (1)
- 転送データを保持する第１のレジスタと、上記データを
格納する転送先のアドレスを保持するアドレスレジスタ
と、上記アドレスレジスタの示すメモリの内容を保持す
るラッチ回路と、上記第１のレジスタの出力を第１の入
力とし上記ラッチ回路の出力を第２の入力とし、入力デ
ータ間で所望の演算を行う演算器と、上記演算器の演算
の種別を発生する制御部と、上記演算器の演算有効ビッ
ト情報を保持するマスクレジスタと、転送データのうち
特定のデータの画素について転送先の画素を保存する否
かを示すフリップフロップと、上記第１のレジスタの出
力するデータから特定のデータを検出する検出回路と、
上記フリップフロップの出力と上記検出回路の出力のＮ
ＡＮＤ出力と上記マスクレジスタの出力との論理積をと
り論理１が指定されたビットに対しては、上記第１のレ
ジスタと上記ラッチ回路のデータ間で所望の演算結果を
出力し論理０が指定されたビットに対しては、ラッチ回
路の出力をそのまま出力する演算器の出力を転送するこ
とを特徴としたデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26909286A JPH0727557B2 (ja) | 1986-11-12 | 1986-11-12 | デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26909286A JPH0727557B2 (ja) | 1986-11-12 | 1986-11-12 | デ−タ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63123171A true JPS63123171A (ja) | 1988-05-26 |
| JPH0727557B2 JPH0727557B2 (ja) | 1995-03-29 |
Family
ID=17467560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26909286A Expired - Lifetime JPH0727557B2 (ja) | 1986-11-12 | 1986-11-12 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727557B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0325683A (ja) * | 1989-06-16 | 1991-02-04 | Internatl Business Mach Corp <Ibm> | データ転送方法 |
-
1986
- 1986-11-12 JP JP26909286A patent/JPH0727557B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0325683A (ja) * | 1989-06-16 | 1991-02-04 | Internatl Business Mach Corp <Ibm> | データ転送方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0727557B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58149548A (ja) | メモリ制御方式 | |
| JPH0414385B2 (ja) | ||
| US4631672A (en) | Arithmetic control apparatus for a pipeline processing system | |
| JPH02165386A (ja) | 描画処理装置及びその描画処理装置を用いた画像表示装置 | |
| JPS63123171A (ja) | デ−タ転送装置 | |
| JPS60140470A (ja) | 画像情報処理装置 | |
| JPS62156742A (ja) | デ−タ書込み制御方式 | |
| JP2558701B2 (ja) | デ−タ転送装置 | |
| JPS619766A (ja) | デ−タ転送装置 | |
| US20040174372A1 (en) | Microprocessor, and graphics processing apparatus and method using the same | |
| JPH0397035A (ja) | 記憶手段構成方式 | |
| JPS61149989A (ja) | 半導体記憶装置 | |
| JP3272419B2 (ja) | 演算装置 | |
| JP2982181B2 (ja) | 中央処理装置 | |
| SU1325497A1 (ru) | Устройство обмена данными | |
| JPH02201642A (ja) | 表示用メモリのアクセス方式 | |
| JPH0193868A (ja) | データ処理装置 | |
| JPS6364141A (ja) | 記憶装置 | |
| JPS62249228A (ja) | シフト装置 | |
| JPH04245333A (ja) | 情報処理装置 | |
| JPS61139888A (ja) | 画像演算装置 | |
| JPS6316381A (ja) | メモリ装置 | |
| JPH03149656A (ja) | 演算回路 | |
| JPS63303455A (ja) | デ−タ転送装置 | |
| JPS6113345A (ja) | タグ付デ−タ処理装置 |