JPH0325844B2 - - Google Patents
Info
- Publication number
- JPH0325844B2 JPH0325844B2 JP55166551A JP16655180A JPH0325844B2 JP H0325844 B2 JPH0325844 B2 JP H0325844B2 JP 55166551 A JP55166551 A JP 55166551A JP 16655180 A JP16655180 A JP 16655180A JP H0325844 B2 JPH0325844 B2 JP H0325844B2
- Authority
- JP
- Japan
- Prior art keywords
- head
- amplifier circuit
- input section
- regenerative amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3945—Heads comprising more than one sensitive element
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Manufacturing & Machinery (AREA)
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【発明の詳細な説明】
本発明はPCMレコーダに使用して好適なMR
ヘツド用再生増幅回路に関する。
ヘツド用再生増幅回路に関する。
MRヘツド（Magnetoresistive Head）は、パ
ーマロイなどの強磁性薄膜の磁気抵抗効果を利用
したヘツドであり、この種のヘツドとしては第１
図に示すようなものがある。第１図において、１
および２は金属電極、３は強磁性薄膜、４は磁気
記録媒体であり、金属電極１，２に電流を流すよ
うに構成され、外部磁界がないときは電流ベクト
ルＩと強磁性薄膜３の磁化容易軸方向は45°とな
つている。このようなヘツドに信号磁化MTを持
つた磁気記録媒体４が接したとき、磁化MTの磁
界により強磁性薄膜３が電流ベクトルＩとθの角
度方向に磁化され、この角度θの磁化ベクトルの
回転変化と磁気記録媒体MTの大きさに応じて強
磁性薄膜３の電気抵抗が変化する。そこでこの抵
抗変化を金属電極１と２の電位差で検出すること
により再生出力が得られるようになつている。
ーマロイなどの強磁性薄膜の磁気抵抗効果を利用
したヘツドであり、この種のヘツドとしては第１
図に示すようなものがある。第１図において、１
および２は金属電極、３は強磁性薄膜、４は磁気
記録媒体であり、金属電極１，２に電流を流すよ
うに構成され、外部磁界がないときは電流ベクト
ルＩと強磁性薄膜３の磁化容易軸方向は45°とな
つている。このようなヘツドに信号磁化MTを持
つた磁気記録媒体４が接したとき、磁化MTの磁
界により強磁性薄膜３が電流ベクトルＩとθの角
度方向に磁化され、この角度θの磁化ベクトルの
回転変化と磁気記録媒体MTの大きさに応じて強
磁性薄膜３の電気抵抗が変化する。そこでこの抵
抗変化を金属電極１と２の電位差で検出すること
により再生出力が得られるようになつている。
このため、従来のMRヘツド用の再生増幅回路
としては、MRヘツドに停電流を流す駆動電流回
路と、抵抗変化を検出する増幅回路とを別々に構
成した第２図に示す回路が用いられていた。第２
図において、５はMRヘツド、６はトランジス
タ、７は差動増幅回路、８〜１１はコンデンサ、
１２〜１７は抵抗、１８は直流電源、１９は出力
信号である。第２図において、トランジスタ６は
MRヘツド電流駆動用で抵抗１２〜１４および直
流電源１８の電源電圧で駆動電流は定まる。MR
ヘツド５を定電流で駆動すれば、MRヘツド５に
印加される外部磁界に比例してMRヘツドの抵抗
が変化するためトランジスタ６のコレクタ電圧が
変化し、それを差動増幅回路７、コンデンサ９〜
１１、抵抗１５〜１７で構成される増幅回路によ
り増幅するものである。この従来例では、電流駆
動回路と増幅回路とを別々に構成する必要があり
回路構成が複雑となり、かつ雑音源がMRヘツド
５の抵抗雑音、差動増幅回路７のトランジスタ雑
音以外にも抵抗１４，１６による熱雑音およびト
ランジスタ６による雑音など多く、低雑音化が困
難な欠点であつた。
としては、MRヘツドに停電流を流す駆動電流回
路と、抵抗変化を検出する増幅回路とを別々に構
成した第２図に示す回路が用いられていた。第２
図において、５はMRヘツド、６はトランジス
タ、７は差動増幅回路、８〜１１はコンデンサ、
１２〜１７は抵抗、１８は直流電源、１９は出力
信号である。第２図において、トランジスタ６は
MRヘツド電流駆動用で抵抗１２〜１４および直
流電源１８の電源電圧で駆動電流は定まる。MR
ヘツド５を定電流で駆動すれば、MRヘツド５に
印加される外部磁界に比例してMRヘツドの抵抗
が変化するためトランジスタ６のコレクタ電圧が
変化し、それを差動増幅回路７、コンデンサ９〜
１１、抵抗１５〜１７で構成される増幅回路によ
り増幅するものである。この従来例では、電流駆
動回路と増幅回路とを別々に構成する必要があり
回路構成が複雑となり、かつ雑音源がMRヘツド
５の抵抗雑音、差動増幅回路７のトランジスタ雑
音以外にも抵抗１４，１６による熱雑音およびト
ランジスタ６による雑音など多く、低雑音化が困
難な欠点であつた。
本発明の目的は、従来の欠点をなくし、MRヘ
ツドの電流駆動回路、再生増幅回路の構成を簡単
化し、かつ低雑音化を計つたMRヘツド用再生増
幅回路を提供するにある。
ツドの電流駆動回路、再生増幅回路の構成を簡単
化し、かつ低雑音化を計つたMRヘツド用再生増
幅回路を提供するにある。
本発明は、MRヘツドが等価的には抵抗と同じ
であることを利用し、増幅回路の負帰還抵抗一部
としてMRヘツドを接続して電流駆動および増幅
回路を構成し、回路構成の簡単化および低雑音化
を計つたものである。
であることを利用し、増幅回路の負帰還抵抗一部
としてMRヘツドを接続して電流駆動および増幅
回路を構成し、回路構成の簡単化および低雑音化
を計つたものである。
以下図面に示した実施例によつて本発明を詳細
に説明する。
に説明する。
本発明による具体的一実施例回路図を第３図に
示す。第３図において５はMRヘツド、７は差動
増幅回路、１１はコンデンサ、１８は直流電源、
１９は出力信号、２０はコンデンサ、２１〜２３
は抵抗である。第３図において差動増幅回路７の
オープンループの利得がクローズドループの利得
にに比べ十分高ければ、抵抗２３とMRヘツド５
の接続点の電圧が抵抗２１と２２の接続点の電圧
に等しくなるよう抵抗２３を介してMRヘツド５
に電流が供給される。またMRヘツド５に印加さ
れる外部磁界によりMRヘツド５の抵抗が変化す
れば、MRヘツド５と抵抗２３の接続点の電圧は
常に抵抗２１，２２の接続点の電圧に等しくなる
よう帰還電流が変化するため、抵抗２３の両端に
はMRヘツド５の抵抗変化に比例した出力電圧が
得られる。またさらに第３図の回路では雑音源と
してMRヘツド５の抵抗雑音および差動増幅回路
７のトランジスタ雑音だけとなり、差動増幅回路
７初段トランジスタに抵雑音トランジスタを使用
するだけで、MRヘツド用低雑音再生増幅回路が
実現できる。
示す。第３図において５はMRヘツド、７は差動
増幅回路、１１はコンデンサ、１８は直流電源、
１９は出力信号、２０はコンデンサ、２１〜２３
は抵抗である。第３図において差動増幅回路７の
オープンループの利得がクローズドループの利得
にに比べ十分高ければ、抵抗２３とMRヘツド５
の接続点の電圧が抵抗２１と２２の接続点の電圧
に等しくなるよう抵抗２３を介してMRヘツド５
に電流が供給される。またMRヘツド５に印加さ
れる外部磁界によりMRヘツド５の抵抗が変化す
れば、MRヘツド５と抵抗２３の接続点の電圧は
常に抵抗２１，２２の接続点の電圧に等しくなる
よう帰還電流が変化するため、抵抗２３の両端に
はMRヘツド５の抵抗変化に比例した出力電圧が
得られる。またさらに第３図の回路では雑音源と
してMRヘツド５の抵抗雑音および差動増幅回路
７のトランジスタ雑音だけとなり、差動増幅回路
７初段トランジスタに抵雑音トランジスタを使用
するだけで、MRヘツド用低雑音再生増幅回路が
実現できる。
第４図は本発明によりさらに簡単化かつ低雑音
化されたMRヘツド用再生増幅回路の第２の実施
例の回路図を示す。第４図において、５はMRヘ
ツド、１１はコンデンサ、１９は出力信号、２４
はトランジスタ、２５はコンデンサ、２６はMR
ヘツド電流調整用可変抵抗、２７，２８は抵抗で
ある。第４図も第３図と原理的には同じで、MR
ヘツド５に印加される電圧はトランジスタ２４の
ベース電圧−VF（トランジスタ２４のVBE電圧）
でほぼ一定となるようにコレクタ電流が流れる。
MRヘツド５に印加される外部磁界の変化により
MRヘツド５の抵抗が変化すれば、コレクタ電流
が変化しコンデンサ１１を通して外部磁界の変化
に比例した出力信号が得られる。また雑音源も第
３図と同様であるが、第３図の差動増幅回路と異
なりトランジスタを１個しか使用しないためトラ
ンジスタ雑音の低減には有利であるが、リニアリ
テイの点でやや劣る場合がある。第５図はそのリ
ニアリテイを改善した本発明による第３の実施例
回路図を示す。第５図において５はMRヘツド、
１１，２５，３５はコンデンサ、１９は出力信
号、２４，３０〜３２はトランジスタ、２６は可
変低抗、２７，３６〜４１は抵抗、２９は直流電
源、３３，３４はダイオードである。第５図は原
理的には第４図と全く同じであるが、直結３段構
成の増幅回路を採用することにより、第４図の持
つリニアリテイに難がある欠点を解消したもので
ある。
化されたMRヘツド用再生増幅回路の第２の実施
例の回路図を示す。第４図において、５はMRヘ
ツド、１１はコンデンサ、１９は出力信号、２４
はトランジスタ、２５はコンデンサ、２６はMR
ヘツド電流調整用可変抵抗、２７，２８は抵抗で
ある。第４図も第３図と原理的には同じで、MR
ヘツド５に印加される電圧はトランジスタ２４の
ベース電圧−VF（トランジスタ２４のVBE電圧）
でほぼ一定となるようにコレクタ電流が流れる。
MRヘツド５に印加される外部磁界の変化により
MRヘツド５の抵抗が変化すれば、コレクタ電流
が変化しコンデンサ１１を通して外部磁界の変化
に比例した出力信号が得られる。また雑音源も第
３図と同様であるが、第３図の差動増幅回路と異
なりトランジスタを１個しか使用しないためトラ
ンジスタ雑音の低減には有利であるが、リニアリ
テイの点でやや劣る場合がある。第５図はそのリ
ニアリテイを改善した本発明による第３の実施例
回路図を示す。第５図において５はMRヘツド、
１１，２５，３５はコンデンサ、１９は出力信
号、２４，３０〜３２はトランジスタ、２６は可
変低抗、２７，３６〜４１は抵抗、２９は直流電
源、３３，３４はダイオードである。第５図は原
理的には第４図と全く同じであるが、直結３段構
成の増幅回路を採用することにより、第４図の持
つリニアリテイに難がある欠点を解消したもので
ある。
本発明はMRヘツドが抵抗であることを利用
し、再生増幅回路の帰還回路の１部に使用するこ
とにより再生増幅回路と別な電流駆動回路を省略
することが出来、さらに電流駆動回路に起因する
雑音源を取り去ることができMRヘツド用の低雑
音再生増幅回路が実現出来るものである。
し、再生増幅回路の帰還回路の１部に使用するこ
とにより再生増幅回路と別な電流駆動回路を省略
することが出来、さらに電流駆動回路に起因する
雑音源を取り去ることができMRヘツド用の低雑
音再生増幅回路が実現出来るものである。
第１図はMRヘツドの原理構造図、第２図は従
来のMRヘツド用再生増幅回路、第３図、第４図
及び第５図は本発明によるMRヘツド用再生増幅
回路の３つの実施例の回路図である。また図の主
要部分を表わす符号の説明は次の通りである。 １〜２：金属電極、３：強磁性薄膜、４：磁気
記録媒体、５：MRヘツド、７：差動増幅回路、
１１，２０，２５，３５：コンデンサ、１８，２
９：直流電源、１９：出力信号、２１〜２３，２
７，２８，３３，３４，３６〜４１：抵抗、２
４，３０〜３２：トランジスタ、２６：可変抵抗
である。
来のMRヘツド用再生増幅回路、第３図、第４図
及び第５図は本発明によるMRヘツド用再生増幅
回路の３つの実施例の回路図である。また図の主
要部分を表わす符号の説明は次の通りである。 １〜２：金属電極、３：強磁性薄膜、４：磁気
記録媒体、５：MRヘツド、７：差動増幅回路、
１１，２０，２５，３５：コンデンサ、１８，２
９：直流電源、１９：出力信号、２１〜２３，２
７，２８，３３，３４，３６〜４１：抵抗、２
４，３０〜３２：トランジスタ、２６：可変抵抗
である。
Claims (1)
- 【特許請求の範囲】 １ 磁気ヘツドを構成する磁気抵抗効果素子に接
続され、該磁気抵抗効果素子に生じる再生信号を
増幅するMRヘツド用再生増幅回路であつて、 直流の基準電圧を発生する直流電圧発生手段
と、該直流電圧発生手段が発生する基準電圧を供
給される第１の入力部と、該第１の入力部に供給
される基準電圧に基づいて所定電圧を誘起される
第２の入力部と、前記第１の入力部と前記第２の
入力部との入力信号に応じた出力電圧を発生する
出力部と、該出力部と前記第２の入力部との間に
接続される帰還回路とを備えるMRヘツド用再生
増幅回路において、 前記帰還回路は、共通電位の位置との間に前記
磁気抵抗効果素子を接続され、 前記磁気抵抗効果素子は、前記第２の入力部に
誘起される所定電圧と前記共通電位との電位差に
基づく駆動電流のみを供給される ことを特徴とするMRヘツド用再生増幅回路。 ２ 特許請求の範囲第１項において、 前記磁気抵抗効果素子は、前記第２の入力部に
一端を接続されるとともに、他端を接地される ことを特徴とするMRヘツド用再生増幅回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16655180A JPS5792403A (en) | 1980-11-28 | 1980-11-28 | Regenerative amplifying circuit for mr head |
| EP81109854A EP0053343A1 (en) | 1980-11-28 | 1981-11-24 | Reproducing and amplifying circuit for magnetoresistive head |
| US06/324,674 US4492997A (en) | 1980-11-28 | 1981-11-24 | Reproducing and amplifying circuit for magnetoresistive head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16655180A JPS5792403A (en) | 1980-11-28 | 1980-11-28 | Regenerative amplifying circuit for mr head |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5792403A JPS5792403A (en) | 1982-06-09 |
| JPH0325844B2 true JPH0325844B2 (ja) | 1991-04-09 |
Family
ID=15833357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16655180A Granted JPS5792403A (en) | 1980-11-28 | 1980-11-28 | Regenerative amplifying circuit for mr head |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5792403A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930062A (en) * | 1996-10-03 | 1999-07-27 | Hewlett-Packard Company | Actively stabilized magnetoresistive head |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5153843A (ja) * | 1974-11-06 | 1976-05-12 | Nippon Kokan Kk | Kyorisokuteihoho |
| NL7806568A (nl) * | 1978-06-19 | 1979-12-21 | Philips Nv | Magnetoweerstand leeskop. |
-
1980
- 1980-11-28 JP JP16655180A patent/JPS5792403A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5792403A (en) | 1982-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS594769B2 (ja) | トランスジュ−サの出力感知回路 | |
| KR101259368B1 (ko) | 하드 디스크 드라이브 전치 증폭기용 복합 출력 스테이지 | |
| EP0344958A1 (en) | Head driving circuit | |
| US5841321A (en) | Amplifying circuit using offset value variable circuit | |
| JPH06139525A (ja) | 磁気抵抗効果型ヘッド用再生装置 | |
| US6252735B1 (en) | Voltage-biasing, voltage-sensing differential preamplifier for magnetoresistive elements | |
| JPH1027308A (ja) | 前置増幅器及び磁気ヘッド装置 | |
| JP2000040203A (ja) | 磁気抵抗型ヘッド読取り増幅器 | |
| US6219194B1 (en) | MR head read amplifier with improved write to read recovery time | |
| JPS59135685A (ja) | パルス駆動検出用センス回路 | |
| JPH0325844B2 (ja) | ||
| US4792868A (en) | Recording/reproducing device with means for switching inductance of such device for use in a floppy disk apparatus | |
| JPS6049969B2 (ja) | 信号再生装置 | |
| JPH11203611A (ja) | 増幅回路 | |
| JPH0253229A (ja) | インピーダンス負荷駆動回路 | |
| JPS6325804A (ja) | 磁気記録再生回路 | |
| JP2770291B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JP2770292B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JPH07169003A (ja) | 磁気抵抗効果型ヘッド用信号再生回路 | |
| JPH0739088Y2 (ja) | テ−プレコ−ダ−のミユ−テイング回路 | |
| JPH0755682Y2 (ja) | 磁気記録再生装置 | |
| JP2954795B2 (ja) | 信号処理回路 | |
| JP2779432B2 (ja) | リード／ライト用集積回路 | |
| JPH0350322B2 (ja) | ||
| JPH07176002A (ja) | 磁気ディスク装置 |