JPH06140850A - 分圧回路 - Google Patents
分圧回路Info
- Publication number
- JPH06140850A JPH06140850A JP28885392A JP28885392A JPH06140850A JP H06140850 A JPH06140850 A JP H06140850A JP 28885392 A JP28885392 A JP 28885392A JP 28885392 A JP28885392 A JP 28885392A JP H06140850 A JPH06140850 A JP H06140850A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- transistors
- voltage dividing
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】本発明は、消費電流の増加を抑え、入力電位差
の大きさに影響されずに、誤差および歪みのない分圧出
力を得ることができる分圧回路を提供することを目的と
する。 【構成】本発明は、各コレクタが定電流源１２，１６を
介して電源Ｖｃｃに接続され、各エミッタが電流源１
３，１７を介してＧＮＤに接続されるＮＰＮトランジス
タ１１，１５と、さらに、各コレクタが電源Ｖｃｃに接
続され、各ベースがトランジスタ１１のコレクタに接続
され、各エミッタが該トランジスタ１１のエミッタに接
続されるＮＰＮトランジスタ１４，１８と、前記トラン
ジスタ１１と１５のエミッタ間に直列に接続される分圧
抵抗１９，２０とで構成され、トランジスタ１１，１５
に流れる電流が一定であり、入力信号にのみ決定される
分圧出力を出力する分圧回路である。
の大きさに影響されずに、誤差および歪みのない分圧出
力を得ることができる分圧回路を提供することを目的と
する。 【構成】本発明は、各コレクタが定電流源１２，１６を
介して電源Ｖｃｃに接続され、各エミッタが電流源１
３，１７を介してＧＮＤに接続されるＮＰＮトランジス
タ１１，１５と、さらに、各コレクタが電源Ｖｃｃに接
続され、各ベースがトランジスタ１１のコレクタに接続
され、各エミッタが該トランジスタ１１のエミッタに接
続されるＮＰＮトランジスタ１４，１８と、前記トラン
ジスタ１１と１５のエミッタ間に直列に接続される分圧
抵抗１９，２０とで構成され、トランジスタ１１，１５
に流れる電流が一定であり、入力信号にのみ決定される
分圧出力を出力する分圧回路である。
Description
【０００１】
【産業上の利用分野】本発明はトランジスタを用いて構
成される分圧回路に関する。
成される分圧回路に関する。
【０００２】
【従来の技術】図３には、従来から使用されている分圧
回路の構成を示す。
回路の構成を示す。
【０００３】この分圧回路において、同一特性のＮＰＮ
トランジスタ１，２のコレクタが共に定電圧源Ｖｃｃに
接続され、エミッタがそれぞれ定電流源３，４を介して
接地電位（ＧＮＤ）に接続される。また、前記ＮＰＮト
ランジスタ１，２のエミッタ間には、分圧抵抗５，６が
直列接続され、前記分圧抵抗５，６の接続点には分圧出
力Ｖｏが出力される分圧出力端子７が設けられている。
トランジスタ１，２のコレクタが共に定電圧源Ｖｃｃに
接続され、エミッタがそれぞれ定電流源３，４を介して
接地電位（ＧＮＤ）に接続される。また、前記ＮＰＮト
ランジスタ１，２のエミッタ間には、分圧抵抗５，６が
直列接続され、前記分圧抵抗５，６の接続点には分圧出
力Ｖｏが出力される分圧出力端子７が設けられている。
【０００４】前記分圧出力は、前記トランジスタ１，２
の各ベースに入力された信号の電位差が、前記分圧出力
端子７から分圧抵抗５，６の抵抗比で分圧されて出力さ
れたものである。つまり、前記トランジスタ１，２の各
ベースに入力される信号をＶ1 ，Ｖ2 、分圧抵抗５，６
の抵抗値をＲ５，Ｒ６と仮定すると、分圧出力Ｖｏは次
式で示される。 Ｖｏ＝｛Ｒ6 （Ｖ1 −Ｖbe1 ）＋Ｒ5 （Ｖ2 −Ｖbe2 ）｝／（Ｒ5 ＋Ｒ6 ） ＝（Ｖ1 Ｒ6 ＋Ｖ2 Ｒ5 ）／（Ｒ5 ＋Ｒ6 ） −（Ｖbe1 Ｒ6 ＋Ｖbe2 Ｒ5 ）／（Ｒ5 ＋Ｒ6 ） ここで、Ｖbe1 は、トランジスタ１のベース・エミッタ
間電圧、Ｖbe2 は、トランジスタ１のベース・エミッタ
間電圧である。
の各ベースに入力された信号の電位差が、前記分圧出力
端子７から分圧抵抗５，６の抵抗比で分圧されて出力さ
れたものである。つまり、前記トランジスタ１，２の各
ベースに入力される信号をＶ1 ，Ｖ2 、分圧抵抗５，６
の抵抗値をＲ５，Ｒ６と仮定すると、分圧出力Ｖｏは次
式で示される。 Ｖｏ＝｛Ｒ6 （Ｖ1 −Ｖbe1 ）＋Ｒ5 （Ｖ2 −Ｖbe2 ）｝／（Ｒ5 ＋Ｒ6 ） ＝（Ｖ1 Ｒ6 ＋Ｖ2 Ｒ5 ）／（Ｒ5 ＋Ｒ6 ） −（Ｖbe1 Ｒ6 ＋Ｖbe2 Ｒ5 ）／（Ｒ5 ＋Ｒ6 ） ここで、Ｖbe1 は、トランジスタ１のベース・エミッタ
間電圧、Ｖbe2 は、トランジスタ１のベース・エミッタ
間電圧である。
【０００５】
【発明が解決しようとする課題】しかし、前述した従来
の分圧回路には、下記のような問題点がある。
の分圧回路には、下記のような問題点がある。
【０００６】各トランジスタのベースに入力される信号
が、Ｖ1 ＞Ｖ2 であり、定電流源３と定電流源４との電
流値が等しく、Ｉ1＝Ｉ1 ´であるとき、前記トランジ
スタ１，２のエミッタ電位Ｖe1，Ｖe2はそれぞれ、 Ｖe1＝Ｖ1 −Ｖbe1 Ｖe2＝Ｖ2 −Ｖbe2 となり、従って、前記トランジスタ１，２のエミッタ間
電位差ΔＶは、 ΔＶ＝（Ｖ1 −Ｖ2 ）−（Ｖbe1 −Ｖbe2 ） となる。
が、Ｖ1 ＞Ｖ2 であり、定電流源３と定電流源４との電
流値が等しく、Ｉ1＝Ｉ1 ´であるとき、前記トランジ
スタ１，２のエミッタ電位Ｖe1，Ｖe2はそれぞれ、 Ｖe1＝Ｖ1 −Ｖbe1 Ｖe2＝Ｖ2 −Ｖbe2 となり、従って、前記トランジスタ１，２のエミッタ間
電位差ΔＶは、 ΔＶ＝（Ｖ1 −Ｖ2 ）−（Ｖbe1 −Ｖbe2 ） となる。
【０００７】前記トランジスタ１と前記トランジスタ２
のエミッタ間に電位差ΔＶが生じると、分圧抵抗５，６
には、δＩの電流が流れる。そのため、前記トランジス
タ１，２に流れる電流に差が生じ、その結果、トランジ
スタ１とトランジスタ２のベース・エミッタ間電圧Ｖbe
1 、Ｖbe2 にも差が生じる。 Ｖbe1 −Ｖbe2 ＝ＶT ln｛（Ｉ1 −δＩ）／（Ｉ1 ＋δＩ）｝≠０
のエミッタ間に電位差ΔＶが生じると、分圧抵抗５，６
には、δＩの電流が流れる。そのため、前記トランジス
タ１，２に流れる電流に差が生じ、その結果、トランジ
スタ１とトランジスタ２のベース・エミッタ間電圧Ｖbe
1 、Ｖbe2 にも差が生じる。 Ｖbe1 −Ｖbe2 ＝ＶT ln｛（Ｉ1 −δＩ）／（Ｉ1 ＋δＩ）｝≠０
【０００８】よって、入力電位差（Ｖ1 −Ｖ2 ）が大き
くなり、δＩが増加すると、トランジスタ１とトランジ
スタ２に流れる電流の差が大きくなり、これに伴い、前
記トランジスタ１，２のベース・エミッタ間の電圧差が
大きくなる。そのため、分圧出力Ｖｏにおいて、ベース
・エミッタ間電圧を含む項が入力信号によって変化し、
直流電位に誤差が発生すると共に、交流信号を入力した
場合には、出力波形が歪むという問題があった。
くなり、δＩが増加すると、トランジスタ１とトランジ
スタ２に流れる電流の差が大きくなり、これに伴い、前
記トランジスタ１，２のベース・エミッタ間の電圧差が
大きくなる。そのため、分圧出力Ｖｏにおいて、ベース
・エミッタ間電圧を含む項が入力信号によって変化し、
直流電位に誤差が発生すると共に、交流信号を入力した
場合には、出力波形が歪むという問題があった。
【０００９】また、定電流源３，４の電流を大きくする
とトランジスタ１，２のベース・エミッタ間電圧の変化
が小さくなり、出力の誤差は、小さくなる。しかし、定
電流源３，４の電流値を大きくすると、消費電力が大き
くなってしまうという問題が起こる。
とトランジスタ１，２のベース・エミッタ間電圧の変化
が小さくなり、出力の誤差は、小さくなる。しかし、定
電流源３，４の電流値を大きくすると、消費電力が大き
くなってしまうという問題が起こる。
【００１０】そこで本発明は、消費電流の増加を抑え、
入力電位差の大きさに影響されずに、誤差および歪みの
ない分圧出力を得ることができる分圧回路を提供するこ
とを目的とする。
入力電位差の大きさに影響されずに、誤差および歪みの
ない分圧出力を得ることができる分圧回路を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するために、コレクタが第１の定電流源を介して、第１
の共通電位に接続され、エミッタが第２の定電流源を介
して第２の共通電位に接続される第１のトランジスタ
と、コレクタが第３の定電流源を介して、前記第１の共
通電位に接続され、エミッタが第４の定電流源を介して
前記第２の共通電位に接続される第２のトランジスタ
と、コレクタが前記第１の共通電位に接続され、ベース
が前記第１のトランジスタのコレクタに接続され、エミ
ッタが前記第１のトランジスタのエミッタに接続されて
いる第３のトランジスタと、コレクタが前記第１の共通
電位に接続され、ベースが前記第２のトランジスタのコ
レクタに接続され、エミッタが前記第２のトランジスタ
のエミッタに接続されている第４のトランジスタと、前
記第１のトランジスタのエミッタと前記第２のトランジ
スタのエミッタとの間に直列に接続される第１，第２の
分圧抵抗と、前記第１，第２のトランジスタの各ベース
にそれぞれ入力信号が印加され、前記第１，第２の分圧
抵抗の接続点から前記入力信号の電位差に基づく出力信
号が取出される分圧出力端子とで構成される分圧回路を
提供する。
するために、コレクタが第１の定電流源を介して、第１
の共通電位に接続され、エミッタが第２の定電流源を介
して第２の共通電位に接続される第１のトランジスタ
と、コレクタが第３の定電流源を介して、前記第１の共
通電位に接続され、エミッタが第４の定電流源を介して
前記第２の共通電位に接続される第２のトランジスタ
と、コレクタが前記第１の共通電位に接続され、ベース
が前記第１のトランジスタのコレクタに接続され、エミ
ッタが前記第１のトランジスタのエミッタに接続されて
いる第３のトランジスタと、コレクタが前記第１の共通
電位に接続され、ベースが前記第２のトランジスタのコ
レクタに接続され、エミッタが前記第２のトランジスタ
のエミッタに接続されている第４のトランジスタと、前
記第１のトランジスタのエミッタと前記第２のトランジ
スタのエミッタとの間に直列に接続される第１，第２の
分圧抵抗と、前記第１，第２のトランジスタの各ベース
にそれぞれ入力信号が印加され、前記第１，第２の分圧
抵抗の接続点から前記入力信号の電位差に基づく出力信
号が取出される分圧出力端子とで構成される分圧回路を
提供する。
【００１２】
【作用】以上のような構成の分圧回路は、入力トランジ
スタと別個に設けたトランジスタにより、分圧抵抗に流
れる電流が供給され、前記入力トランジスタには、常に
一定の電流が流れ、入力信号の差に基づく、分圧出力が
出力される。
スタと別個に設けたトランジスタにより、分圧抵抗に流
れる電流が供給され、前記入力トランジスタには、常に
一定の電流が流れ、入力信号の差に基づく、分圧出力が
出力される。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１には、本発明による実施例としての分
圧回路の構成を示し、説明する。
に説明する。図１には、本発明による実施例としての分
圧回路の構成を示し、説明する。
【００１４】この分圧回路において、ＮＰＮトランジス
タ１１は、コレクタが定電流源１２を介して電源Ｖｃｃ
に接続され、そのエミッタが電流源１３を介して、接地
電位（ＧＮＤ）に接続される。さらに、コレクタが前記
電源Ｖｃｃに接続され、そのベースが前記トランジスタ
１１のコレクタに接続され、そのエミッタが該トランジ
スタ１１のエミッタに接続されるＮＰＮトランジスタ１
４が設けられる。
タ１１は、コレクタが定電流源１２を介して電源Ｖｃｃ
に接続され、そのエミッタが電流源１３を介して、接地
電位（ＧＮＤ）に接続される。さらに、コレクタが前記
電源Ｖｃｃに接続され、そのベースが前記トランジスタ
１１のコレクタに接続され、そのエミッタが該トランジ
スタ１１のエミッタに接続されるＮＰＮトランジスタ１
４が設けられる。
【００１５】同様に、ＮＰＮトランジスタ１５は、コレ
クタが定電流源１６を介して、電源Ｖｃｃに接続され、
そのエミッタが電流源１７を介して、接地電位（ＧＮ
Ｄ）に接続される。
クタが定電流源１６を介して、電源Ｖｃｃに接続され、
そのエミッタが電流源１７を介して、接地電位（ＧＮ
Ｄ）に接続される。
【００１６】そして、コレクタが前記電源Ｖｃｃに接続
され、そのベースが前記トランジスタ１５のコレクタに
接続され、そのエミッタが該トランジスタ１５のエミッ
タに接続されるＮＰＮトランジスタ１８が設けられる。
さらに前記トランジスタ１１のエミッタと前記トランジ
スタ１５のエミッタの間に、直列に接続される分圧抵抗
１９，２０が設けられている。
され、そのベースが前記トランジスタ１５のコレクタに
接続され、そのエミッタが該トランジスタ１５のエミッ
タに接続されるＮＰＮトランジスタ１８が設けられる。
さらに前記トランジスタ１１のエミッタと前記トランジ
スタ１５のエミッタの間に、直列に接続される分圧抵抗
１９，２０が設けられている。
【００１７】さらに、入力信号Ｖ1 ，Ｖ2 は、前記トラ
ンジスタ１１，１５の各ベースに設けられた入力端から
印加され、前記分圧抵抗１９，２０の接続点に設けた出
力端から出力信号が出力される。
ンジスタ１１，１５の各ベースに設けられた入力端から
印加され、前記分圧抵抗１９，２０の接続点に設けた出
力端から出力信号が出力される。
【００１８】また、前記ＮＰＮトランジスタ１１，１
４，１５，１８は、電流増幅率βの値が極めて大きく、
コレクタ電流に対するベース電流の大きさが無視できる
ほど小さいものとする。
４，１５，１８は、電流増幅率βの値が極めて大きく、
コレクタ電流に対するベース電流の大きさが無視できる
ほど小さいものとする。
【００１９】このように構成された分圧回路において、
前記トランジスタ１１，１５の各ベースに入力される入
力信号をそれぞれＶ1 ，Ｖ2 （Ｖ1 ＞Ｖ2 ）とし、分圧
抵抗１９，２０の抵抗値をＲ19，Ｒ20とし、前記トラン
ジスタ１１，１５の各エミッタ電位Ｖbe11，Ｖbe15とす
れば、分圧出力Ｖｏは、次式で示される。 Ｖｏ＝｛（Ｖ1 −Ｖbe11）−（Ｖ2 −Ｖbe15）｝｛Ｒ20／（Ｒ19＋Ｒ20）｝ ＋（Ｖ2 −Ｖbe15） ＝（Ｖ1 Ｒ20＋Ｖ2 Ｒ19）／（Ｒ19＋Ｒ20） −（Ｖbe11Ｒ20＋Ｖbe15Ｒ19）／（Ｒ19＋Ｒ20） となる。
前記トランジスタ１１，１５の各ベースに入力される入
力信号をそれぞれＶ1 ，Ｖ2 （Ｖ1 ＞Ｖ2 ）とし、分圧
抵抗１９，２０の抵抗値をＲ19，Ｒ20とし、前記トラン
ジスタ１１，１５の各エミッタ電位Ｖbe11，Ｖbe15とす
れば、分圧出力Ｖｏは、次式で示される。 Ｖｏ＝｛（Ｖ1 −Ｖbe11）−（Ｖ2 −Ｖbe15）｝｛Ｒ20／（Ｒ19＋Ｒ20）｝ ＋（Ｖ2 −Ｖbe15） ＝（Ｖ1 Ｒ20＋Ｖ2 Ｒ19）／（Ｒ19＋Ｒ20） −（Ｖbe11Ｒ20＋Ｖbe15Ｒ19）／（Ｒ19＋Ｒ20） となる。
【００２０】ここで、分圧抵抗１９，２０に流れる電流
をδＩとすると、このδＩは、前記トランジスタ１４，
１８によって供給されている。この時、前記トランジス
タ１４，１８に流れる電流Ｉ14、Ｉ18は、前記定電流源
１２，１６の電流をＩ1 ，Ｉ1 ´（Ｉ1 ＝Ｉ1 ´）と
し、前記定電流源１３，１７の電流をＩ2 ，Ｉ2 ´（Ｉ
2 ＝Ｉ2 ´）とすると（但し、Ｉ1 ＜Ｉ2 ）、 Ｉ14＝Ｉ2 −Ｉ1 ＋δＩ Ｉ18＝Ｉ2 −Ｉ1 −δＩ
をδＩとすると、このδＩは、前記トランジスタ１４，
１８によって供給されている。この時、前記トランジス
タ１４，１８に流れる電流Ｉ14、Ｉ18は、前記定電流源
１２，１６の電流をＩ1 ，Ｉ1 ´（Ｉ1 ＝Ｉ1 ´）と
し、前記定電流源１３，１７の電流をＩ2 ，Ｉ2 ´（Ｉ
2 ＝Ｉ2 ´）とすると（但し、Ｉ1 ＜Ｉ2 ）、 Ｉ14＝Ｉ2 −Ｉ1 ＋δＩ Ｉ18＝Ｉ2 −Ｉ1 −δＩ
【００２１】である。よって、前記トランジスタ１１，
１５に流れる電流Ｉ11，Ｉ15は、どのような信号が入力
されても、常に一定で等しくになる（Ｉ11＝Ｉ15＝
Ｉ1 ）。従って、前記トランジスタ１１，１５のベース
・エミッタ間電圧Ｖbe11，Ｖbe15も一定になり、どの様
な信号が入力しても変化しない。 Ｖbe11＝Ｖbe15＝一定 以上により、分圧出力Ｖｏは、 Ｖｏ＝（Ｖ1 Ｒ20＋Ｖ2 Ｒ19）／（Ｒ19＋Ｒ20）Ｖbe11 となり、入力信号Ｖ1 ，Ｖ2 のみによって決定される。
１５に流れる電流Ｉ11，Ｉ15は、どのような信号が入力
されても、常に一定で等しくになる（Ｉ11＝Ｉ15＝
Ｉ1 ）。従って、前記トランジスタ１１，１５のベース
・エミッタ間電圧Ｖbe11，Ｖbe15も一定になり、どの様
な信号が入力しても変化しない。 Ｖbe11＝Ｖbe15＝一定 以上により、分圧出力Ｖｏは、 Ｖｏ＝（Ｖ1 Ｒ20＋Ｖ2 Ｒ19）／（Ｒ19＋Ｒ20）Ｖbe11 となり、入力信号Ｖ1 ，Ｖ2 のみによって決定される。
【００２２】これにより、第１，第２入力信号（Ｖ1 ，
Ｖ2 ）の電位差が大きな場合でも、出力の直流電位に誤
差は、発生しない。また、交流信号を入力した場合であ
っても、出力波形は歪まない。
Ｖ2 ）の電位差が大きな場合でも、出力の直流電位に誤
差は、発生しない。また、交流信号を入力した場合であ
っても、出力波形は歪まない。
【００２３】以上詳述したように本実施例の分圧回路
は、入力トランジスタ（トランジスタ１１，１５）と
は、別個に設けたトランジスタ（トランジタ１４，１
８）により、分圧抵抗に流れる電流が供給され、前記入
力トランジスタには、常に一定の電流が流れ、分圧出力
に誤差が生じなくなる。さらに、消費電流は、定電流源
１３，１７（第２，第４の定電流源）にのみ決定される
ため、消費電流の増加を抑制することができる。
は、入力トランジスタ（トランジスタ１１，１５）と
は、別個に設けたトランジスタ（トランジタ１４，１
８）により、分圧抵抗に流れる電流が供給され、前記入
力トランジスタには、常に一定の電流が流れ、分圧出力
に誤差が生じなくなる。さらに、消費電流は、定電流源
１３，１７（第２，第４の定電流源）にのみ決定される
ため、消費電流の増加を抑制することができる。
【００２４】本実施例では、ＮＰＮトランジスタを用い
たが、ＰＮＰトランジスタを用いて、同じ回路を構成す
ると、図２に示すような構成の分圧回路となる。このＰ
ＮＰトランジスタの分圧回路における駆動動作は、ＮＰ
Ｎトランジスタの分圧回路と同様である。ここで、図２
に示す構成部材で図１に示す構成部材と同等の部材には
同じ参照符号を付して説明を省略する。また本発明は、
前述した実施例に限定されるものではなく、他にも発明
の要旨を逸脱しない範囲で種々の変形や応用が可能であ
ることは勿論である。
たが、ＰＮＰトランジスタを用いて、同じ回路を構成す
ると、図２に示すような構成の分圧回路となる。このＰ
ＮＰトランジスタの分圧回路における駆動動作は、ＮＰ
Ｎトランジスタの分圧回路と同様である。ここで、図２
に示す構成部材で図１に示す構成部材と同等の部材には
同じ参照符号を付して説明を省略する。また本発明は、
前述した実施例に限定されるものではなく、他にも発明
の要旨を逸脱しない範囲で種々の変形や応用が可能であ
ることは勿論である。
【００２５】
【発明の効果】以上詳述したように本発明によれば、消
費電流の増加を抑え、入力電位差の大きさに影響されず
に、誤差および歪みのない分圧出力を得ることができる
分圧回路を提供することができる。
費電流の増加を抑え、入力電位差の大きさに影響されず
に、誤差および歪みのない分圧出力を得ることができる
分圧回路を提供することができる。
【図１】図１は、本発明による実施例としてのＮＰＮト
ランジスタを用いた分圧回路の構成例を示す図である。
ランジスタを用いた分圧回路の構成例を示す図である。
【図２】図２は、本発明による実施例としてのＰＮＰト
ランジスタを用いた分圧回路の構成例を示す図である。
ランジスタを用いた分圧回路の構成例を示す図である。
【図３】図３は、従来の分圧回路の構成を示す図であ
る。
る。
１，２，１１，１４，１５，１８…ＮＰＮトランジス
タ、５，６，１９，２０…分圧抵抗、７…出力端、３，
４，１２，１３，１６，１７…定電流源、２１，２２，
２３，２４…ＰＮＰトランジスタ。
タ、５，６，１９，２０…分圧抵抗、７…出力端、３，
４，１２，１３，１６，１７…定電流源、２１，２２，
２３，２４…ＰＮＰトランジスタ。
Claims (1)
- 【請求項１】 コレクタが第１の定電流源を介して、第
１の共通電位に接続され、エミッタが第２の定電流源を
介して第２の共通電位に接続される第１のトランジスタ
と、 コレクタが第３の定電流源を介して、前記第１の共通電
位に接続され、エミッタが第４の定電流源を介して前記
第２の共通電位に接続される第２のトランジスタと、 コレクタが前記第１の共通電位に接続され、ベースが前
記第１のトランジスタのコレクタに接続され、エミッタ
が前記第１のトランジスタのエミッタに接続されている
第３のトランジスタと、 コレクタが前記第１の共通電位に接続され、ベースが前
記第２のトランジスタのコレクタに接続され、エミッタ
が前記第２のトランジスタのエミッタに接続されている
第４のトランジスタと、 前記第１のトランジスタのエミッタと前記第２のトラン
ジスタのエミッタとの間に直列に接続される第１，第２
の分圧抵抗と、 前記第１，第２のトランジスタの各ベースにそれぞれ入
力信号が印加され、前記第１，第２の分圧抵抗の接続点
から前記入力信号の電位差に基づく出力信号が取出され
る分圧出力端子と、 を具備することを特徴とする分圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28885392A JPH06140850A (ja) | 1992-10-27 | 1992-10-27 | 分圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28885392A JPH06140850A (ja) | 1992-10-27 | 1992-10-27 | 分圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140850A true JPH06140850A (ja) | 1994-05-20 |
Family
ID=17735599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28885392A Withdrawn JPH06140850A (ja) | 1992-10-27 | 1992-10-27 | 分圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140850A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7169340B2 (en) | 1999-04-06 | 2007-01-30 | Hawley Ronald C | Resin and fiber compounding process for molding operations |
-
1992
- 1992-10-27 JP JP28885392A patent/JPH06140850A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7169340B2 (en) | 1999-04-06 | 2007-01-30 | Hawley Ronald C | Resin and fiber compounding process for molding operations |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0450765B2 (ja) | ||
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH0247883B2 (ja) | ||
| JPH03788B2 (ja) | ||
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US4573019A (en) | Current mirror circuit | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JP2513196B2 (ja) | 差動増幅回路 | |
| JPH0124645Y2 (ja) | ||
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP3221058B2 (ja) | 整流回路 | |
| JPH0332096Y2 (ja) | ||
| US4596960A (en) | Current mirror circuit | |
| JP4206553B2 (ja) | 電圧・電流変換回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPH0799802B2 (ja) | レベルシフト回路 | |
| JP3809716B2 (ja) | 電圧−電流変換回路 | |
| JPS6141161B2 (ja) | ||
| JP2789926B2 (ja) | 全波整流回路 | |
| JPS6133710Y2 (ja) | ||
| JP3671519B2 (ja) | 電流供給回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |