JPH03259344A - 割込み拡張方式 - Google Patents
割込み拡張方式Info
- Publication number
- JPH03259344A JPH03259344A JP5861090A JP5861090A JPH03259344A JP H03259344 A JPH03259344 A JP H03259344A JP 5861090 A JP5861090 A JP 5861090A JP 5861090 A JP5861090 A JP 5861090A JP H03259344 A JPH03259344 A JP H03259344A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signals
- interrupt
- setting
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000010365 information processing Effects 0.000 claims description 4
- 239000000872 buffer Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、割込み拡張方式、特にパーソナルコンピュー
タと、それに接続される複数の機能拡張用のオプション
ボードから構成されるシステム(情報処理システム)に
おいて、限られた割込みレベルを有効に利用するための
割込み拡張方式に関する。
タと、それに接続される複数の機能拡張用のオプション
ボードから構成されるシステム(情報処理システム)に
おいて、限られた割込みレベルを有効に利用するための
割込み拡張方式に関する。
従来の割込み拡張方式は、パーソナルコンピュータと、
それに接続される複数の機能拡張用のオプションボード
から構成されるシステム(情報処理システム)において
は、オプションボードに割り当てる割込みレベル数を8
程度用意していて、この種の割込みのレベルは、利用者
がオプションボードをシステムに組み込む時、使用して
いないレベルを選んでその設定を決定していた。
それに接続される複数の機能拡張用のオプションボード
から構成されるシステム(情報処理システム)において
は、オプションボードに割り当てる割込みレベル数を8
程度用意していて、この種の割込みのレベルは、利用者
がオプションボードをシステムに組み込む時、使用して
いないレベルを選んでその設定を決定していた。
上述した従来の割込み拡張方式は、利用者がシステム全
体の割込みレベルの使用状況を見てオプションボードの
設定を決めなければならない為、人為的な設定ミスによ
りシステムを誤動作させたり、−度設定すると簡単に変
更しにくい事から、動作させようとするアプリケーショ
ンプログラムの種類により柔軟に変更できないという欠
点があった。
体の割込みレベルの使用状況を見てオプションボードの
設定を決めなければならない為、人為的な設定ミスによ
りシステムを誤動作させたり、−度設定すると簡単に変
更しにくい事から、動作させようとするアプリケーショ
ンプログラムの種類により柔軟に変更できないという欠
点があった。
本発明の割込み拡張方式は、パーソナルコンピュータと
、前記パーソナルコンピュータに接続させる複数の機能
拡張用のオプションボードで精成されるシステム(情報
処理システム)において、割込みレベル設定回路と、前
記割込みレベル設定回路の設定情報をシステム共通のあ
る特定のポートアドレスのリード命令の時にのみバスに
出力する割込みレベル設定情報出力回路と、前記特定の
ポートアドレスをデコードするためのデコード回路を前
記機能拡張用のオプションボードに持ち、パーソナルコ
ンピュータが前記システム共通のある特定のポートアド
レスのリード命令を発行した時、前記複数の機能拡張用
のオプションボードの割込みレベル設定状況を一度に知
ることができ、新たにオプションボードが追加された時
この情報をもとに新しいオプションボードの割込みレベ
ルの設定ができる事を特徴とする。
、前記パーソナルコンピュータに接続させる複数の機能
拡張用のオプションボードで精成されるシステム(情報
処理システム)において、割込みレベル設定回路と、前
記割込みレベル設定回路の設定情報をシステム共通のあ
る特定のポートアドレスのリード命令の時にのみバスに
出力する割込みレベル設定情報出力回路と、前記特定の
ポートアドレスをデコードするためのデコード回路を前
記機能拡張用のオプションボードに持ち、パーソナルコ
ンピュータが前記システム共通のある特定のポートアド
レスのリード命令を発行した時、前記複数の機能拡張用
のオプションボードの割込みレベル設定状況を一度に知
ることができ、新たにオプションボードが追加された時
この情報をもとに新しいオプションボードの割込みレベ
ルの設定ができる事を特徴とする。
次に本発明について図面を参照して説明する。
第1図は本発明の第1の実施例を示すブロック図である
0本実施例ではシステムとして8レベルの割込みレベル
を設定できるものとする。
0本実施例ではシステムとして8レベルの割込みレベル
を設定できるものとする。
11は割込みレベル設定回路で、レベル信号111.1
12.113を持ちこの3本の信号の“1(H)”、“
O(L)”の組合せにより8つのレベルの内、どのレベ
ルが設定されているか表すものとする。また本回路はソ
フトウェアにより設定できるものである。
12.113を持ちこの3本の信号の“1(H)”、“
O(L)”の組合せにより8つのレベルの内、どのレベ
ルが設定されているか表すものとする。また本回路はソ
フトウェアにより設定できるものである。
12は割込みレベル情報出力回路で111.112.1
13から設定される割込みレベルに対応した8本のレベ
ル情報信号121〜128のどれかに“0(L〉”を出
力する。
13から設定される割込みレベルに対応した8本のレベ
ル情報信号121〜128のどれかに“0(L〉”を出
力する。
14はデコード回路であり、システム共通のある特定の
IOポートアドレスのリード命令の時にのみデコード出
力141を“O(L)”にする。
IOポートアドレスのリード命令の時にのみデコード出
力141を“O(L)”にする。
この時121〜128の信号の状態を、13のオープン
コレクタバッファを介してシステムデータバス上に出力
する。
コレクタバッファを介してシステムデータバス上に出力
する。
通常のデータのやり取りは15のデータバッファを介し
て行う。
て行う。
第2図は本発明の第2の実施例を示すブロック図であり
、オプションボードが複数接続されている時の例である
。
、オプションボードが複数接続されている時の例である
。
21.22.23はそれぞれのオプションボードのオー
プンコレクタバッファでありそれぞれのオプションボー
ドの割込みレベル設定情報を出力しているものとする。
プンコレクタバッファでありそれぞれのオプションボー
ドの割込みレベル設定情報を出力しているものとする。
ここでシステムデータバス信号のSDlに着目するとオ
ープンコレクタ出力の特性上これに接続される211,
221,231の信号の内とれか1本でも’0(L)”
の信号があるとSDIは”0(L)”になる、したがっ
てSDl〜SD8の信号の状態を読み取る事によりパー
ソナルコンピュータはオプションボードで使用している
割込みレベルおよび空きレベルを知ることができ、新た
にオプションボードを接続した時、ソフトウェアで第1
図の割込みレベル設定回路11に設定する事により割込
みレベルを空きレベルに割り当てる事ができる。
ープンコレクタ出力の特性上これに接続される211,
221,231の信号の内とれか1本でも’0(L)”
の信号があるとSDIは”0(L)”になる、したがっ
てSDl〜SD8の信号の状態を読み取る事によりパー
ソナルコンピュータはオプションボードで使用している
割込みレベルおよび空きレベルを知ることができ、新た
にオプションボードを接続した時、ソフトウェアで第1
図の割込みレベル設定回路11に設定する事により割込
みレベルを空きレベルに割り当てる事ができる。
以上説明した様に本発明の割込み拡張方式により、ユー
ザーが新たにオプションボードを接続し割込みレベルを
設定しようとする時、人為的な設定ミスを防止できかつ
アプリケーションプログラム等のソフトウェアにより柔
軟に割込みレベルの設定を変更する事ができる効果があ
る。
ザーが新たにオプションボードを接続し割込みレベルを
設定しようとする時、人為的な設定ミスを防止できかつ
アプリケーションプログラム等のソフトウェアにより柔
軟に割込みレベルの設定を変更する事ができる効果があ
る。
第1図は本発明の第1の実施例を示すブロック図、第2
図は従来の一例を示すブロック図である。 11・・・割込みレベル設定回路、111・・・レベル
信号1.112・・・レベル信号2.113・・・レベ
ル信号3.12・・・割込みレベル情報出力回路、12
1・・・レベル情報信号1.122・・・レベル情報信
号2.123・・・レベル情報信号3.124・・・レ
ベル情報信号4.125・・・レベル情報信号5.12
6・・・レベル情報信号6.127・・・レベル情報信
号7.128・・・レベル情報信号8.13・・・オー
プンコレクタバッファ、14・・・デコード回路、14
1・・・デコード出力信号、15・・・データバッファ
。
図は従来の一例を示すブロック図である。 11・・・割込みレベル設定回路、111・・・レベル
信号1.112・・・レベル信号2.113・・・レベ
ル信号3.12・・・割込みレベル情報出力回路、12
1・・・レベル情報信号1.122・・・レベル情報信
号2.123・・・レベル情報信号3.124・・・レ
ベル情報信号4.125・・・レベル情報信号5.12
6・・・レベル情報信号6.127・・・レベル情報信
号7.128・・・レベル情報信号8.13・・・オー
プンコレクタバッファ、14・・・デコード回路、14
1・・・デコード出力信号、15・・・データバッファ
。
Claims (1)
- パーソナルコンピュータと、前記パーソナルコンピュー
タに接続される複数の機能拡張用のオプションボードで
構成されるシステム(情報処理システム)において、割
込みレベル設定回路と、前記割込みレベル設定回路の設
定情報をシステム共通のある特定のポートアドレスのリ
ード命令の時にのみバスに出力する割込みレベル設定情
報出力回路と、前記特定のポートアドレスをデコードす
るためのデコード回路を前記機能拡張用のオプションボ
ードに持ち、パーソナルコンピュータが前記システム共
通のある特定のポートアドレスのリード命令を発行した
時、前記複数の機能拡張用のオプションボードの割込み
レベル設定状況を一度に知ることができ、新たにオプシ
ョンボードが追加された時この情報をもとに新しいオプ
ションボードの割込みレベルの設定ができる事を特徴と
する割込み拡張方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5861090A JPH03259344A (ja) | 1990-03-08 | 1990-03-08 | 割込み拡張方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5861090A JPH03259344A (ja) | 1990-03-08 | 1990-03-08 | 割込み拡張方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03259344A true JPH03259344A (ja) | 1991-11-19 |
Family
ID=13089304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5861090A Pending JPH03259344A (ja) | 1990-03-08 | 1990-03-08 | 割込み拡張方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03259344A (ja) |
-
1990
- 1990-03-08 JP JP5861090A patent/JPH03259344A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03126153A (ja) | Dma拡張方式 | |
| JP2826309B2 (ja) | 情報処理装置 | |
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| KR0162763B1 (ko) | 먹스를 이용한 pci 디바이스의 형상영역 설계장치 및 방법 | |
| JP3283505B2 (ja) | マイクロコンピュータ | |
| JP2680013B2 (ja) | プログラマブルコントローラの外部入出力制御回路 | |
| JPH04246756A (ja) | 情報処理装置 | |
| JP3366202B2 (ja) | バスコントローラ及びデータ処理システム | |
| JPH0782463B2 (ja) | 通信制御装置 | |
| JP3031581B2 (ja) | ランダムアクセスメモリおよび情報処理装置 | |
| JPH03191447A (ja) | デコード方式 | |
| JPH01239485A (ja) | 大規模集積回路 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| KR100291938B1 (ko) | 동일구조 종속장치의 고속 초기화회로 | |
| JPH0497455A (ja) | メモリ制御回路 | |
| JPH08202610A (ja) | レジスタ制御回路 | |
| JPS59113530A (ja) | 光デイスク処理装置 | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JPH04105146A (ja) | 増設メモリバンク自動設定方式 | |
| JPH04333940A (ja) | データ書き込み方式 | |
| JPH04289936A (ja) | メモリ制御回路 | |
| JPH02146641A (ja) | 記憶装置 | |
| JPS6148057A (ja) | アドレス選択回路 | |
| JPH04195895A (ja) | Icメモリ | |
| JPH04168545A (ja) | インターフェース回路 |