JPH03126153A - Ｄｍａ拡張方式 - Google Patents
Ｄｍａ拡張方式Info
- Publication number
- JPH03126153A JPH03126153A JP26542889A JP26542889A JPH03126153A JP H03126153 A JPH03126153 A JP H03126153A JP 26542889 A JP26542889 A JP 26542889A JP 26542889 A JP26542889 A JP 26542889A JP H03126153 A JPH03126153 A JP H03126153A
- Authority
- JP
- Japan
- Prior art keywords
- dma channel
- channel setting
- dma
- port address
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 7
- 208000033748 Device issues Diseases 0.000 claims description 2
- 239000000872 buffer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＤＭＡ拡張方式、特に、情報処理装置とそれ
に接続される複数の機能拡張用のオプシ曹ノボードから
構成されるシステム（情報処理システム）において、限
られたＤＭＡｆ−ｗ、ネルを有効に利用するためＤＭＡ
拡張方式に関する。
に接続される複数の機能拡張用のオプシ曹ノボードから
構成されるシステム（情報処理システム）において、限
られたＤＭＡｆ−ｗ、ネルを有効に利用するためＤＭＡ
拡張方式に関する。
従来から、情報処理装置と、それに接続される複数の機
能拡張用オプシ冒ンボードから構成されるシステム（情
報処理システム）においては、ＣＰＵの負担なしくメモ
リと入出力機器間のデータ転送を行うためＤＭＡ（ダイ
レクトメモリアクセス）方式がとられている。パーソナ
ルコンビ為−タのシステムにおいては、システムが小さ
いことからオプシ嘗ンボードに割り当てるＤＭＡの数（
チャネル数）を２〜４程度に制限している。そのため、
この種のＤＭＡチャネルは、利用者がオプシ冒ンボード
をシステムに組み込む時使用していないチャネルを選ん
でその設定を決定していた。
能拡張用オプシ冒ンボードから構成されるシステム（情
報処理システム）においては、ＣＰＵの負担なしくメモ
リと入出力機器間のデータ転送を行うためＤＭＡ（ダイ
レクトメモリアクセス）方式がとられている。パーソナ
ルコンビ為−タのシステムにおいては、システムが小さ
いことからオプシ嘗ンボードに割り当てるＤＭＡの数（
チャネル数）を２〜４程度に制限している。そのため、
この種のＤＭＡチャネルは、利用者がオプシ冒ンボード
をシステムに組み込む時使用していないチャネルを選ん
でその設定を決定していた。
上述した従来のＤＭＡチャネル設定方法は、利用者がシ
ステム全体のＤＭＡチャネルの使用状況を見てオプ７１
ンボードの設定を決めなければならない為、人為的な設
定ミスによりシステムを誤動作させたり、−度設定する
と簡単に変更しＫ〈い事から、動作させようとするアプ
リケージ■ンプログラムの種類により柔軟に変更できな
いという欠点があった。
ステム全体のＤＭＡチャネルの使用状況を見てオプ７１
ンボードの設定を決めなければならない為、人為的な設
定ミスによりシステムを誤動作させたり、−度設定する
と簡単に変更しＫ〈い事から、動作させようとするアプ
リケージ■ンプログラムの種類により柔軟に変更できな
いという欠点があった。
本発明のＤＭＡ拡張方式は、情報処理装置と、前記情報
処理装置に接続される複数の機能拡張用のオプションボ
ードで構成されるシステム（情報処理システム）ｋおい
て、ＤＭＡチャネル設定回路と、前記ＤＭＡチャネル設
定回路の設定情報をシステム共通のある特定のポートア
ドレスのリード命令の時にのみバスに出力するＤＭＡチ
ャネル設定情報出力回路と、前記特定のポートアドレス
をデコードするためのデコード回路を前記機能拡張用の
オプシ謬ンボードに持ち、情報処理装置が前記システム
共通のある特定のポートアドレスのリード命令を発行し
た時−前記複数の機能拡張用のオプシ謬ンボードのＤＭ
Ａチャネル設定状況を一度知ることができ、新たにオプ
シ冒ンボードが追加され走時この情報をもとに新しいオ
プシ謬ンボードのＤＭＡチャネルの設定ができる事を特
徴とする。
処理装置に接続される複数の機能拡張用のオプションボ
ードで構成されるシステム（情報処理システム）ｋおい
て、ＤＭＡチャネル設定回路と、前記ＤＭＡチャネル設
定回路の設定情報をシステム共通のある特定のポートア
ドレスのリード命令の時にのみバスに出力するＤＭＡチ
ャネル設定情報出力回路と、前記特定のポートアドレス
をデコードするためのデコード回路を前記機能拡張用の
オプシ謬ンボードに持ち、情報処理装置が前記システム
共通のある特定のポートアドレスのリード命令を発行し
た時−前記複数の機能拡張用のオプシ謬ンボードのＤＭ
Ａチャネル設定状況を一度知ることができ、新たにオプ
シ冒ンボードが追加され走時この情報をもとに新しいオ
プシ謬ンボードのＤＭＡチャネルの設定ができる事を特
徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示すブロック図である
。本実施例ではシステムとして４チヤネルのＤＭＡチャ
ネルを設定できるものとする。
。本実施例ではシステムとして４チヤネルのＤＭＡチャ
ネルを設定できるものとする。
１１はＤＭＡチャネル設定回路で、チャネル信号１１１
と１１２を持ちこの２本の信号の＠１■“。
と１１２を持ちこの２本の信号の＠１■“。
＠０（Ｌ）” の組合せＫより４つのチャネルの内どの
チャネルが設定されているか表すものとする。
チャネルが設定されているか表すものとする。
また本回路はソフトウェアにより設定できるものである
。
。
１２はＤＭＡチャネル情報出力回路で１１１と１１２か
ら設定されているＤＭＡチャネルに対応した４本のチャ
ネル情報信号１２１〜１２４のどれかに＠０（Ｌ）”を
出力する。
ら設定されているＤＭＡチャネルに対応した４本のチャ
ネル情報信号１２１〜１２４のどれかに＠０（Ｌ）”を
出力する。
１４はデコード回路であり、システム共通のある特定の
ＩＯポートアドレスのリード命令の時にのみデコード出
力１４１を”０（Ｌ）′にする。この時１２１〜１２４
の信号の状態を、１３のオープンコレクタバッファを介
してシステムデータバス上に出力する。
ＩＯポートアドレスのリード命令の時にのみデコード出
力１４１を”０（Ｌ）′にする。この時１２１〜１２４
の信号の状態を、１３のオープンコレクタバッファを介
してシステムデータバス上に出力する。
通常のデータのやり取りは１５のデータバッファを介し
て行う。
て行う。
第２図は本発明の第２の実施例を示すブロック図で、オ
プシ曹ンボードが複数接続されている時の例である。
プシ曹ンボードが複数接続されている時の例である。
２１．２２．２３はそれぞれのオプシ謬ンボードのオー
プンコレクタバッファでありそれぞれのオプシ冒ンボー
ドのＤＭＡチャネル設定情報を出力しているものとする
。
プンコレクタバッファでありそれぞれのオプシ冒ンボー
ドのＤＭＡチャネル設定情報を出力しているものとする
。
とこでシステムデータバス信号のＳＤｌに着目するとオ
ープンコレクタ出力の特性上これに接続される２１１，
２２１．２３１の信号の内どれか１本でも＠０（Ｌ）’
″の信号があるとＳＤＩは＠０（Ｌ）”になる。したが
ってＳＤＩへＳＤ４の信号の状態を読み取る事により情
報処理装置はオプシ薦ンボードで使用しているＤＭＡチ
ャネルおよび空きチャネルを知ることができ、新九にオ
プションボードを接続した時、ソフトウェアで第１図の
ＤＭＡチャネル設定回路１１に設定する事によりＤＭＡ
チャネルを空きチャネルに割秒当てる事ができる。
ープンコレクタ出力の特性上これに接続される２１１，
２２１．２３１の信号の内どれか１本でも＠０（Ｌ）’
″の信号があるとＳＤＩは＠０（Ｌ）”になる。したが
ってＳＤＩへＳＤ４の信号の状態を読み取る事により情
報処理装置はオプシ薦ンボードで使用しているＤＭＡチ
ャネルおよび空きチャネルを知ることができ、新九にオ
プションボードを接続した時、ソフトウェアで第１図の
ＤＭＡチャネル設定回路１１に設定する事によりＤＭＡ
チャネルを空きチャネルに割秒当てる事ができる。
以上説明した様に本発明のＤＭＡ拡張方式は、ユーザー
が新たにオプシ冒ンボードを接続しＤＭＡチャネルを設
定しようとする時、人為的な設定はスを防止できかつア
プリケージ冒ンプログラム等のソフトウェアにより柔軟
にＤＭＡチャネルの設定を変更する事ができる効果があ
る。
が新たにオプシ冒ンボードを接続しＤＭＡチャネルを設
定しようとする時、人為的な設定はスを防止できかつア
プリケージ冒ンプログラム等のソフトウェアにより柔軟
にＤＭＡチャネルの設定を変更する事ができる効果があ
る。
第１図は本発明の第１の実施例を示すブロック図、第２
図は本発明の第２の実施例を示すブロック図である。 １１・・・・・・ＤＭＡチャネル設定回路、１２・・・
・・・ＤＭＡチャネル情報出力回路、１３・・・・・・
オープンコレクタバッファ、１４・・・・・・デコード
回路、１５・・・・・・データバッファ。
図は本発明の第２の実施例を示すブロック図である。 １１・・・・・・ＤＭＡチャネル設定回路、１２・・・
・・・ＤＭＡチャネル情報出力回路、１３・・・・・・
オープンコレクタバッファ、１４・・・・・・デコード
回路、１５・・・・・・データバッファ。
Claims (1)
- 情報処理装置と、前記情報処理装置に接続される複数の
機能拡張用のオプションボードで構成されるシステム（
情報処理システム）において、ＤＭＡチャネル設定回路
と、前記ＤＭＡチャネル設定回路の設定情報をシステム
共通のある特定のポートアドレスのリード命令の時にの
みバスに出力するＤＭＡチャネル設定情報出力回路と、
前記特定のポートアドレスをデコードするためのデコー
ド回路を前記機能拡張用のオプションボードに持ち、情
報処理装置が前記システム共通のある特定のポートアド
レスのリード命令を発行した時、前記複数の機能拡張用
のオプションボードのＤＭＡチャネル設定状況を一度に
知ることができ、新たにオプションボードが追加された
時この情報をもとに新しいオプションボードのＤＭＡチ
ャネルの設定ができる事を特徴とするＤＭＡ拡張方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26542889A JPH03126153A (ja) | 1989-10-11 | 1989-10-11 | Ｄｍａ拡張方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26542889A JPH03126153A (ja) | 1989-10-11 | 1989-10-11 | Ｄｍａ拡張方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03126153A true JPH03126153A (ja) | 1991-05-29 |
Family
ID=17417021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26542889A Pending JPH03126153A (ja) | 1989-10-11 | 1989-10-11 | Ｄｍａ拡張方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03126153A (ja) |
-
1989
- 1989-10-11 JP JP26542889A patent/JPH03126153A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0877066A (ja) | フラッシュメモリコントローラ | |
| JPH03126153A (ja) | Ｄｍａ拡張方式 | |
| JPH11191900A (ja) | オーディオデータ処理装置 | |
| JPS6162961A (ja) | 入出力機器 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH03259344A (ja) | 割込み拡張方式 | |
| JPH09311812A (ja) | マイクロコンピュータ | |
| JP2643116B2 (ja) | 主記憶制御装置 | |
| JPH05324534A (ja) | Ｄｍａ転送方式 | |
| JPS59151371A (ja) | 半導体メモリ素子 | |
| JPS59165171A (ja) | マルチプロセツサシステムにおける個別リセツト方式 | |
| JPH04333940A (ja) | データ書き込み方式 | |
| JP3366202B2 (ja) | バスコントローラ及びデータ処理システム | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JPS63201810A (ja) | 情報処理システムの時刻方式 | |
| JPS61161560A (ja) | メモリ装置 | |
| JPH02133856A (ja) | データ転送装置 | |
| JPH07121483A (ja) | 共有メモリアクセス制御回路 | |
| JPS59106024A (ja) | Ｄｍａ制御装置 | |
| JPH05134867A (ja) | 制御記憶アクセスシステム | |
| JPS5896329A (ja) | ダイレクトメモリアクセス制御回路 | |
| JPS61141038A (ja) | マイクロプログラム制御処理装置 | |
| JPH03283188A (ja) | メモリ・システム | |
| JPS6186859A (ja) | バス選択装置 | |
| JPS59100653A (ja) | ポ−リングアドレス選択方式 |