JPH04105146A - 増設メモリバンク自動設定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置のメモリ管理に関し、特に、複
数枚の増設メモリボードを接続するコンピュータ・シス
テムにおいて、そのメモリボードのバンクアドレスを設
定する方式に関する。

〔従来の技術〕

パーソナル・コンピュータなどの情報処理装置では、コ
ンピュータ・システムの汎用性を高めるため、複数の入
出力拡張ボードおよび増設メモリボードを接続できるよ
うに設計されている。

これら接続される機能拡張用ボードのうち増設メモリボ
ードを接続する場合、増設メモリボードの、システムに
対するバンクアドレス（コンピュータ・システムのメモ
リ・マツプ上の定められたある一定の領域）を設定する
必要がある。

従来、この種の設定は、増設するメモリボード上に、任
意に設定可能なスイッチを持たせ、このスイッチを人為
的に設定することにより各ボードが使用するアドレスを
決定する方式をとっている。

〔発明が解決しようとする課題〕

上述したように従来のバンクアドレス設定方式では、増
設を行う際メモリボード上のスイッチを人の手で設定す
る必要があり、システムのユーザが設定を行うためのマ
ニュアル等の説明書が必要になるとともに、設定時の人
為的ミスにより誤った設定を行う可能性もあり、このこ
とによる誤動作、メモリやボードの破壊等を招くおそれ
があるという欠点がある。

〔課題を解決しようとする手段〕

本発明の増設メモリバンク自動設定方式は、コンピュー
タ・システムに使用する増設メモリボードにおいて、シ
ステムの初期化時に初期化され、ソフトウェアにより設
定可能な二つのレジスタを有し、二つのレジスタのうち
一方は、そのボードのメモリバンクアドレスを設定し、
その設定されたバンクアドレスとＣＰＵの供給するアド
レスとを比較するコンパレータとにより、メモリアクセ
ス時にボード上のメモリが選択されたことを示す信号を
生成し、他の一方のレジスタは、他のメモリボードに対
するバンクアドレス設定許可信号を生成し、この設定許
可信号を用いて複数の増設メモリボードをカスケードに
接続する機能を備えている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第図１は本発明の一実施例の増設メモリバンク自動設定
方式を説明するためのブロック図、第２図は本実施例の
メモリ・マツプの例を示す図、第３図は本実施例のメモ
リポートのカスケード接続例を示す図である。

第１図において、本実施例は、デコーダ１、ＯＲゲート
２，３、ＡＮＤゲート４、ＮＯ，ルジスタ５、Ｎｏ、２
レジスタ６、コンパレータ７により構成されている。

デコーダ１は、Ｎｏ、ルジスタ５とＮｏ、２レジスタ６
へのデータの書き込み許可信号■と■を、ＣＰｔＪが供
給するアドレス■と、ＣＰＵが動作していることを示す
信号ＣＰＵＥＮＢＯ■とから生成する。また、Ｎｏ、２
レジスタ６の出力信号■（信号■）によりデコーダ１の
動作許可の制御を行っており、初期化時（信号■がパ０
”の時）にイネーブル、Ｎｏ、２レジスタ６に“１ｎが
書き込まれた時（信号■が０１″の時）、ディスエーブ
ルとなる。

ＯＲゲート２，３は、ＣＰＵから他の入出力装置（Ｉｌ
ｏ）に与えられる書き込み命令信号ｌ０ＷＯ［相］を、
前述の書き込み許可信号■と■とでマスクし、デコーダ
により選択された時（書き込み許可信号■、■が“０”
となった時）のみ、Ｎｏ、ルジスタ５、Ｎｏ、２レジス
タ６にタロツク入力として供給する。

ＡＮＤゲート４は、信号Ｉ■とリセット命令信号ＲＥＳ
ＥＴＯ＠よりＮｏ、ルジスタ５、ＮＯ３２レジスタ６の
リセット信号■を生成する。

Ｎｏ、ルジスタ５は、バンクアドレスを設定し、Ｎｏ、
２レジスタ６は、デコーダの動作イネーブルと次メモリ
ボードへの設定許可信号である信号■を生成する。

コンパレータ７は、Ｎｏ、ルジスタ５に書き込まれた値
■と、ＣＰＵが供給するアドレス■のうちバンクアドレ
スを示す上位ビットとの比較を行い、ボード上のメモリ
が選択されたことを示すメモリセレクト信号■を生成す
る。

入力信号工は、第３図のメモリボードのカスケード接続
例のように、他のボード（メモリ設定の順番からいうと
、前のボード）の出力信号Ｈがつながる。

メモリボード以外のボードでは、これらの信号はスルー
でつながれる。

第３図では、Ｎｏ、１メモリボードの出力信号■が、メ
モリボード以外のボードでスルーにつながれ、ＮＯ１２
メモリボードの入力信号■となっている。

次に、その動作について第２図、第３図を参照して説明
する。

第２図のようなメモリ・マツプのシステムにおいて、増
設メモリ分の１００ＯＯＯＨ〜の領域を、メモリボード
１枚＝ＩＭＢとしてバンクアドレスの設定を行うとする
（Ｈは１６進数を表す）。

これらのメモリ領域は、第２図の下にあるようにアドレ
ス２３〜２０までを、１枚目は０００１．２枚目は００
１０とすることにより表される。

そこで、この回路の第一の動作として、ボード上のレジ
スタに対し、このデータをそれぞれアドレスに対応する
ように書き込む。１枚目のボードの場合、入力信号１は
本体システムから“１“固定の値で与えられ、ボード上
のレジスタへの設定はいつでも可能な状態となっている
。

レジスタに書き込まれた値は、メモリアクセスされた時
の上位アドレスとコンパレータ７によって比較され、ア
クセスされたアドレス範囲と一致した場合、メモリセレ
クト信号がアクティブとなり、ボード上のメモリアクセ
スが可能となる。

第二の動作として、Ｎｏ、２レジスタ６に対してデータ
“１″をセットし、他のメモリボードに対する設定許可
信号（信号■）をアクティブにするとともに、デコーダ
への動作イネーブル信号をディセーブルとする。

これにより、同じ回路を持つメモリボードを複数枚同時
に実装する場合、同じＩ１０ポートアドレス（デコーダ
回路が同じ）で設定を行うと、お互いの設定が重複して
しまうという障害を防ぐことになる。

このことにより、次メモリボードへのデータ設定を行っ
ても、自ボード上のレジスタの内容は変化しない。

次に、この入力信号■と出力信号■を、第３図のメモリ
ボードのカスケード接続の例のように、カスケード（直
列つなぎ）し、増設されるメモリ領域のアドレスの低い
順に順次メモリボード上のレジスタへの書き込みを行う
ことにより、バンクアドレスを重複することなく設定す
ることになる。

〔発明の効果〕

以上説明したように本発明によれば、プログラムにより
設定が可能なレジスタを持つメモリバンクアドレス設定
回路と、Ｉ１０デコード回路とを合わせ持ち、複数枚の
同一メモリボードをカスケードに接続することにより、
人の手作業なしに、複数枚のメモリボードのバンクアド
レスをソフトウェアにより自動的に設定することが可能
となり、設定のための人手が不必要になり、人為的ミス
を削減することができるという効果がある。

【図面の簡単な説明】

第図１は本発明の一実施例の増設メモリバンク自動設定
方式を説明するためのブロック図、第２図は本実施例の
メモリ・マツプの例を示す図、第３図は本実施例のメモ
リボードのカスケード接続例を示す図である。 １・・・デコーダ、２，３・・・ＯＲゲート、４・・・
ＡＮＤゲート、５−Ｎｏ、ルジスタ、６−Ｎｏ、２レジ
スタ、７・・・コンパレータ。

Claims (1)

1. 【特許請求の範囲】 コンピュータ・システムに使用する増設メモリボードに
   おいて、 システムの初期化時に初期化され、ソフトウェアにより
   設定可能な二つのレジスタを有し、前記二つのレジスタ
   のうち一方は、そのボードのメモリバンクアドレスを設
   定し、その設定されたバンクアドレスとＣＰＵの供給す
   るアドレスとを比較するコンパレータとにより、メモリ
   アクセス時にボード上のメモリが選択されたことを示す
   信号を生成し、 他の一方のレジスタは、他のメモリボードに対するバン
   クアドレス設定許可信号を生成し、この設定許可信号を
   用いて複数の増設メモリボードをカスケードに接続する
   機能を備えたことを特徴とする増設メモリバンク自動設
   定方式。