JPH03260698A - Display device - Google Patents
Display deviceInfo
- Publication number
- JPH03260698A JPH03260698A JP2061394A JP6139490A JPH03260698A JP H03260698 A JPH03260698 A JP H03260698A JP 2061394 A JP2061394 A JP 2061394A JP 6139490 A JP6139490 A JP 6139490A JP H03260698 A JPH03260698 A JP H03260698A
- Authority
- JP
- Japan
- Prior art keywords
- refresh memory
- display
- memory
- refresh
- raster scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 35
- 238000010586 diagram Methods 0.000 description 4
- UNPLRYRWJLTVAE-UHFFFAOYSA-N Cloperastine hydrochloride Chemical compound Cl.C1=CC(Cl)=CC=C1C(C=1C=CC=CC=1)OCCN1CCCCC1 UNPLRYRWJLTVAE-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディスプレイ装置に関し、特に実画面表示容
量よりもはるかに大きなリフレッシュメモリ空間を有す
るシステムにおいて画面上に動的にレイアウトを展開す
るための相対アクセス・ディスプレイ装置に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a display device, and particularly to a display device for dynamically developing a layout on a screen in a system having a refresh memory space much larger than the actual screen display capacity. relates to a relative access display device.
従来のディスプレイ装置は、動的なレイアウトを実現す
るために、実表示リフレッシュメモリ領域に対して他の
領域に論理的に展開した複数個の画面リフレッシュメモ
リの表示要求部分を切出して転送し、リフレッシュメモ
リ上に再構成することによって実現していた。In order to realize a dynamic layout, conventional display devices cut out and transfer the display-requested portions of multiple screen refresh memories that are logically expanded to other areas from the actual display refresh memory area, and perform refresh operations. This was achieved by reconfiguring it in memory.
第2図は、このような従来のディスプレイ装置の一例の
構成を示すブロック図である。第2図において、ラスト
スキャンディスプレイ制御部1がら出力される表示位置
に対して1対1に対応した線形なリフレッシュメモリア
ドレスバス2によって実表示リフレッシュメモリ4が直
接アクセスされ、そのまま表示レイアウト6となる。従
って、動的な画面再構成は、論理的に展開されたリフレ
ッシュ(論理展開リフレッシュメモリ)5からレイアウ
トしない部分を切り出し、ソフトウェアまたはハードウ
ェアによって実表示リフレッシュメモリ4上に転送しな
けらばならない。FIG. 2 is a block diagram showing the configuration of an example of such a conventional display device. In FIG. 2, the actual display refresh memory 4 is directly accessed by a linear refresh memory address bus 2 in one-to-one correspondence with the display position output from the last scan display control section 1, and a display layout 6 is obtained as it is. Therefore, for dynamic screen reconfiguration, the portion that is not to be laid out must be extracted from the logically developed refresh (logically developed refresh memory) 5 and transferred onto the actual display refresh memory 4 by software or hardware.
上述したような従来のディスプレイ装置は、再構成をメ
モリデータの転送をしてソフトウェアによってまたは特
殊な転送用ハードウェアを使用することによって実行し
ているなめ、要求のときがら目的の表示の完了までに担
当の処理時間を必要とすると共に、複雑なソフトウェア
またはハードウェアの作成が必要なため、費用的にも高
いものとなるという欠点がある。Conventional display devices, such as those described above, perform reconfiguration by transferring memory data either by software or by using specialized transfer hardware, from the time of request until completion of the desired display. The drawback is that it requires additional processing time and requires the creation of complex software or hardware, making it expensive.
本発明のディスプレイ装置は、ラスタスキャンディスプ
レイ制御部とリフレッシュメモリとの間に、1段の相対
アクセスメモリを設け、これに実表示リフレッシュメモ
リを書込んで表示することが可能な構成とすることによ
り、ソフトウェアまたはハードウェアによるデータの転
送を行わずに動的に画面レイアウトを再構成することが
できるようにしたものである。The display device of the present invention has a configuration in which a one-stage relative access memory is provided between the raster scan display control section and the refresh memory, and the actual display refresh memory can be written to and displayed. , the screen layout can be dynamically reconfigured without data transfer using software or hardware.
すなわち、本発明のディスプレイ装置は、ラスタ・スキ
ャンディスプレイ制御部と、リフレッシュメモリと、前
記ラスタ・スキャン制御部と前記リフレッシュメモリと
の間に設けた相対アクセスメモリとを備えている。That is, the display device of the present invention includes a raster scan display control section, a refresh memory, and a relative access memory provided between the raster scan control section and the refresh memory.
次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
本実施例と第2図に示した従来のディスプレイ装置との
差異は、相対アクセスメモリ9に実表示したいリフレッ
シュメモリ10の相対アドレスを書込むことにより、リ
フレッシュメモリ読出しデータバス11上に相対アドレ
スで指定したリフレッシュメモリ10の内容を読出し、
ラスタスキャンディスプレイ制御部7を介して表示する
ため、ソフトウェアまたはハードウェア的なデータ転送
によるリフレッシュメモリの再構成を行わずに表示レイ
アウト12を高速に実現できることである。The difference between this embodiment and the conventional display device shown in FIG. Reads the contents of the specified refresh memory 10,
Since the display is performed via the raster scan display control unit 7, the display layout 12 can be realized at high speed without reconfiguring the refresh memory by software or hardware data transfer.
以上説明したように、本発明のディスプレイ装置は、相
対アクセスメモリを設けることにより、高速でしかも廉
価に動的な画面レイアウトが可能なディスプレイ装置が
得られるという効果がある。As described above, the display device of the present invention has the effect that by providing a relative access memory, a display device that can perform a dynamic screen layout at high speed and at low cost can be obtained.
第1図は本発明の一実施例の構成を示すブロック図、第
2図は従来のディスプレイ装置の構成図を示すブロック
図である。
1・7・・・ラスタスキャンディスプレイ制御部、2・
8・・・リフレッシュメモリアドレスバス、3・12・
・・リフレッシュメモリ読出しデータバス、4・・・実
表示リフレッシュメモリ、5・・・論理展開リフレッシ
ュメモリ、6・12・・・表示レイアウト、9・・・相
対アクセスメモリ、10・・・リフレッシュメモリ。
第 / 関FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, and FIG. 2 is a block diagram showing the configuration of a conventional display device. 1.7... Raster scan display control section, 2.
8...Refresh memory address bus, 3.12.
. . . Refresh memory read data bus, 4. Actual display refresh memory, 5. Logical expansion refresh memory, 6.12. Display layout, 9. Relative access memory, 10. Refresh memory. No. / Seki
Claims (1)
メモリと、前記ラスタ・スキャン制御部と前記リフレッ
シュメモリとの間に設けた相対アクセスメモリとを備え
ることを特徴とするディスプレイ装置。A display device comprising: a raster scan display control section; a refresh memory; and a relative access memory provided between the raster scan control section and the refresh memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061394A JPH03260698A (en) | 1990-03-12 | 1990-03-12 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061394A JPH03260698A (en) | 1990-03-12 | 1990-03-12 | Display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03260698A true JPH03260698A (en) | 1991-11-20 |
Family
ID=13169899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2061394A Pending JPH03260698A (en) | 1990-03-12 | 1990-03-12 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03260698A (en) |
-
1990
- 1990-03-12 JP JP2061394A patent/JPH03260698A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945499A (en) | Graphic display system | |
| KR100353448B1 (en) | Apparatus and method for controlling shared memory | |
| JPH03260698A (en) | Display device | |
| JPH0395916A (en) | Method and apparatus for transferring of exposure data | |
| JPH02132543A (en) | Information processor | |
| JPH0371364A (en) | Processor | |
| JPH10154005A (en) | Input/output control system for programmable controller | |
| JPH03269650A (en) | Buffer storage | |
| JPH0261749A (en) | data transfer device | |
| JPH03163671A (en) | Image processor | |
| JPS61276049A (en) | Direct memory access control system | |
| JPS61128287A (en) | Character display control system | |
| JPH02139651A (en) | Address decoding circuit | |
| JPH07105347A (en) | Image data high speed processor | |
| JPS63159934A (en) | Microcode generating circuit | |
| JPS60220442A (en) | Memory access system | |
| JPS62186344A (en) | address mapped register | |
| JPH0283766A (en) | Data buffer control system | |
| JPH01248207A (en) | numerical control device | |
| JPH02308320A (en) | Data transfer system | |
| JPS63155242A (en) | System for processing data transfer virtual interspaces | |
| JPH04192058A (en) | Data transfer storage device | |
| JPH0365747A (en) | Dma transfer system | |
| JPH0370812B2 (en) | ||
| JPH01290085A (en) | Memory controller |