JPH03260698A - ディスプレイ装置 - Google Patents

ディスプレイ装置

Info

Publication number
JPH03260698A
JPH03260698A JP2061394A JP6139490A JPH03260698A JP H03260698 A JPH03260698 A JP H03260698A JP 2061394 A JP2061394 A JP 2061394A JP 6139490 A JP6139490 A JP 6139490A JP H03260698 A JPH03260698 A JP H03260698A
Authority
JP
Japan
Prior art keywords
refresh memory
display
memory
refresh
raster scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2061394A
Other languages
English (en)
Inventor
Nobuta Shibuya
展太 澁谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2061394A priority Critical patent/JPH03260698A/ja
Publication of JPH03260698A publication Critical patent/JPH03260698A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディスプレイ装置に関し、特に実画面表示容
量よりもはるかに大きなリフレッシュメモリ空間を有す
るシステムにおいて画面上に動的にレイアウトを展開す
るための相対アクセス・ディスプレイ装置に関する。
〔従来の技術〕
従来のディスプレイ装置は、動的なレイアウトを実現す
るために、実表示リフレッシュメモリ領域に対して他の
領域に論理的に展開した複数個の画面リフレッシュメモ
リの表示要求部分を切出して転送し、リフレッシュメモ
リ上に再構成することによって実現していた。
第2図は、このような従来のディスプレイ装置の一例の
構成を示すブロック図である。第2図において、ラスト
スキャンディスプレイ制御部1がら出力される表示位置
に対して1対1に対応した線形なリフレッシュメモリア
ドレスバス2によって実表示リフレッシュメモリ4が直
接アクセスされ、そのまま表示レイアウト6となる。従
って、動的な画面再構成は、論理的に展開されたリフレ
ッシュ(論理展開リフレッシュメモリ)5からレイアウ
トしない部分を切り出し、ソフトウェアまたはハードウ
ェアによって実表示リフレッシュメモリ4上に転送しな
けらばならない。
〔発明が解決しようとする課題〕
上述したような従来のディスプレイ装置は、再構成をメ
モリデータの転送をしてソフトウェアによってまたは特
殊な転送用ハードウェアを使用することによって実行し
ているなめ、要求のときがら目的の表示の完了までに担
当の処理時間を必要とすると共に、複雑なソフトウェア
またはハードウェアの作成が必要なため、費用的にも高
いものとなるという欠点がある。
〔課題を解決するための手段〕
本発明のディスプレイ装置は、ラスタスキャンディスプ
レイ制御部とリフレッシュメモリとの間に、1段の相対
アクセスメモリを設け、これに実表示リフレッシュメモ
リを書込んで表示することが可能な構成とすることによ
り、ソフトウェアまたはハードウェアによるデータの転
送を行わずに動的に画面レイアウトを再構成することが
できるようにしたものである。
すなわち、本発明のディスプレイ装置は、ラスタ・スキ
ャンディスプレイ制御部と、リフレッシュメモリと、前
記ラスタ・スキャン制御部と前記リフレッシュメモリと
の間に設けた相対アクセスメモリとを備えている。
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。
本実施例と第2図に示した従来のディスプレイ装置との
差異は、相対アクセスメモリ9に実表示したいリフレッ
シュメモリ10の相対アドレスを書込むことにより、リ
フレッシュメモリ読出しデータバス11上に相対アドレ
スで指定したリフレッシュメモリ10の内容を読出し、
ラスタスキャンディスプレイ制御部7を介して表示する
ため、ソフトウェアまたはハードウェア的なデータ転送
によるリフレッシュメモリの再構成を行わずに表示レイ
アウト12を高速に実現できることである。
〔発明の効果〕
以上説明したように、本発明のディスプレイ装置は、相
対アクセスメモリを設けることにより、高速でしかも廉
価に動的な画面レイアウトが可能なディスプレイ装置が
得られるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図は従来のディスプレイ装置の構成図を示すブロック
図である。 1・7・・・ラスタスキャンディスプレイ制御部、2・
8・・・リフレッシュメモリアドレスバス、3・12・
・・リフレッシュメモリ読出しデータバス、4・・・実
表示リフレッシュメモリ、5・・・論理展開リフレッシ
ュメモリ、6・12・・・表示レイアウト、9・・・相
対アクセスメモリ、10・・・リフレッシュメモリ。 第 / 関

Claims (1)

    【特許請求の範囲】
  1. ラスタ・スキャンディスプレイ制御部と、リフレッシュ
    メモリと、前記ラスタ・スキャン制御部と前記リフレッ
    シュメモリとの間に設けた相対アクセスメモリとを備え
    ることを特徴とするディスプレイ装置。
JP2061394A 1990-03-12 1990-03-12 ディスプレイ装置 Pending JPH03260698A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2061394A JPH03260698A (ja) 1990-03-12 1990-03-12 ディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2061394A JPH03260698A (ja) 1990-03-12 1990-03-12 ディスプレイ装置

Publications (1)

Publication Number Publication Date
JPH03260698A true JPH03260698A (ja) 1991-11-20

Family

ID=13169899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2061394A Pending JPH03260698A (ja) 1990-03-12 1990-03-12 ディスプレイ装置

Country Status (1)

Country Link
JP (1) JPH03260698A (ja)

Similar Documents

Publication Publication Date Title
US4945499A (en) Graphic display system
KR100353448B1 (ko) 공유메모리 제어장치 및 방법
JPH03260698A (ja) ディスプレイ装置
JPH0395916A (ja) 露光データ転送方法および転送装置
JPH02132543A (ja) 情報処理装置
JPH0371364A (ja) プロセッサ
JPH10154005A (ja) プログラマブルコントローラの入出力制御方式
JPH03269650A (ja) バッファ記憶装置
JPH0261749A (ja) データ転送装置
JPH03163671A (ja) 画像処理装置
JPS61276049A (ja) ダイレクト・メモリ・アクセス制御方式
JPS61128287A (ja) 文字表示制御方式
JPH02139651A (ja) アドレスデコード回路
JPH07105347A (ja) イメージデータ高速処理装置
JPS63159934A (ja) マイクロコ−ド発生回路
JPS60220442A (ja) メモリのアクセス方式
JPS62186344A (ja) アドレス・マツプド・レジスタ
JPH0283766A (ja) データバッファ管理方式
JPH01248207A (ja) 数値制御装置
JPH02308320A (ja) データ転送方式
JPS63155242A (ja) 仮想空間間デ−タ転送処理方式
JPH04192058A (ja) データ転送用記憶装置
JPH0365747A (ja) Dma転送方式
JPH0370812B2 (ja)
JPH01290085A (ja) メモリ制御装置