JPH10154005A - Input/output control system for programmable controller - Google Patents
Input/output control system for programmable controllerInfo
- Publication number
- JPH10154005A JPH10154005A JP31250396A JP31250396A JPH10154005A JP H10154005 A JPH10154005 A JP H10154005A JP 31250396 A JP31250396 A JP 31250396A JP 31250396 A JP31250396 A JP 31250396A JP H10154005 A JPH10154005 A JP H10154005A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- input
- output
- data
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 125
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はプログラマブルコン
トローラに関し、特に、高速スキャンができるようにし
た入出力制御方式に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a programmable controller, and more particularly to an input / output control system capable of high-speed scanning.
【0002】[0002]
【従来の技術】一般的にプログラマブルコントローラ
は、CPU(中央演算処理装置)モジュールから成り、
このCPUモジュールは演算部と、データメモリと、プ
ログラムメモリ等から構成され、CPUモジュールと複
数の入出力モジュールとは、ベースに走らせたシステム
バスとで結合されている。2. Description of the Related Art Generally, a programmable controller comprises a CPU (central processing unit) module.
The CPU module includes an operation unit, a data memory, a program memory, and the like. The CPU module and the plurality of input / output modules are connected by a system bus running on a base.
【0003】図3はこの一般的なプログラマブルコント
ローラの構成の概念図で、10はCPUモジュール、1
1は演算部、12はデータメモリで、入力メモリ12
a,出力メモリ12b,および内部メモリ12cからり
成る。13はプログラムメモリ、14は複数の入出力
(I/O)モジュールで、この入出力モジュール14と
CPUモジュール10とはベースに走られたシステムバ
ス15で結合される。FIG. 3 is a conceptual diagram of the configuration of this general programmable controller.
1 is an arithmetic unit, 12 is a data memory, and an input memory 12
a, an output memory 12b, and an internal memory 12c. Reference numeral 13 denotes a program memory, and reference numeral 14 denotes a plurality of input / output (I / O) modules. The input / output module 14 and the CPU module 10 are connected by a system bus 15 running as a base.
【0004】このプログラマブルコントローラ(以下、
PCと略称する)の処理の基本的な流れは、図4に示す
ように入力モジュールで外部の信号を取り込み、システ
ムバス15を経由して入力メモリ12aに書き込まれ
る。演算部11は、ユーザが作成したプログラムメモリ
の内容に従い、入力メモリ12aや出力メモリ12bお
よび内部メモリ12c等を使って制御演算を行って外部
に信号出力したいデータを出力メモリ12bに、内部保
持しておきたいデータを内部メモリ12cに書き込みこ
れを繰り返す。This programmable controller (hereinafter, referred to as a programmable controller)
As shown in FIG. 4, the basic flow of the processing of the PC is as follows. An external signal is fetched by the input module and written into the input memory 12a via the system bus 15. The operation unit 11 performs control operation using the input memory 12a, the output memory 12b, the internal memory 12c, and the like in accordance with the contents of the program memory created by the user, and internally holds data to be output to the outside in the output memory 12b. The data to be stored is written to the internal memory 12c, and this is repeated.
【0005】出力メモリ12bに書かれた内容は、シス
テムバス15を経由して出力モジュールに転送され、外
部へ出力される。The contents written in the output memory 12b are transferred to an output module via the system bus 15 and output to the outside.
【0006】入力モジュールから入力メモリ12aへの
転送、および出力メモリ12bから出力モジュールへの
転送は、CPUモジュールが一般的に行うが、それはシ
ステムに要求される速度性能や規模等により演算部11
が行ったり、専用のコントローラが行ったりする。これ
らの処理はシリーズに順番に行われ、入力−演算−出力
を1スキャンとして、繰り返し実行される。The transfer from the input module to the input memory 12a and the transfer from the output memory 12b to the output module are generally performed by the CPU module, which depends on the speed performance and scale required of the system.
Or a dedicated controller. These processes are sequentially performed in series, and are repeatedly executed with input-operation-output as one scan.
【0007】入力メモリは、入力モジュールからデータ
が転送された後、演算部で演算に用いられ、出力メモリ
は演算部から出力メモリに書かれた後、そのデータが出
力モジュールへの転送に用いられる。[0007] The input memory is used for calculation in the operation unit after data is transferred from the input module, and the output memory is used for transfer to the output module after writing in the output memory from the calculation unit. .
【0008】[0008]
【発明が解決しようとする課題】上記の従来の技術によ
ると、スキャンのための処理は、定められた順番に従っ
てシリーズに順番に行われるため、演算部の処理時間以
外に入力モジュールから入力メモリへの転送や、出力メ
モリから出力モジュールへの転送も、1スキャンの中で
行われ、処理時間として無視できない。According to the above-mentioned prior art, the processing for scanning is performed sequentially in series according to a predetermined order. Therefore, the processing from the input module to the input memory is performed in addition to the processing time of the arithmetic unit. And the transfer from the output memory to the output module are also performed in one scan and cannot be ignored as the processing time.
【0009】一般に、モジュール内のバスは、信号線の
引き回しが短いためアクセスタイムも短いが、モジュー
ル外へのバスは、信号線の引き回しが長いのと、外乱を
受けやすいためにアクセスタイムが長い。従って、スキ
ャンタイムを伸ばす大きな要因となっていて、高速スキ
ャンが困難となっている。In general, a bus in a module has a short access time because of short signal lines, but a bus outside the module has a long access time because of long signal lines and susceptibility to disturbance. . Therefore, this is a major factor in extending the scan time, making high-speed scanning difficult.
【0010】以上の点に鑑み、本発明は、入出力メモリ
と入出力モジュールの転送時間と、演算部の演算時間を
重畳させて処理することにより、高速スキャンの実現を
図るとともに、入力信号を取り込んでから出力信号を出
すまでのレスポンスを速くすることを目的とするもので
ある。In view of the above, the present invention realizes high-speed scanning by superimposing and processing the transfer time of the input / output memory and the input / output module and the calculation time of the calculation unit, and realizes the input signal. The purpose is to speed up the response from taking in to outputting an output signal.
【0011】[0011]
【課題を解決するための手段】本発明において、上記の
課題を解決するための手段は、プログラマブルコントロ
ーラのCPU(中央演算処理装置)モジュールの入力メ
モリおよび出力メモリを、同じメモリマップ上に同一容
量で2面もたせる。そして、入力メモリにおいては、一
方の面(以下、一面と称す)を演算部が使用している
時、他方の面(以下、他面と称す)を入力モジュールか
ら入力データの更新に使用する。According to the present invention, there is provided means for solving the above-mentioned problems, in which an input memory and an output memory of a CPU (Central Processing Unit) module of a programmable controller have the same capacity on the same memory map. With two sides. In the input memory, when one surface (hereinafter, referred to as one surface) is used by the arithmetic unit, the other surface (hereinafter, referred to as another surface) is used for updating input data from the input module.
【0012】また、出力メモリは、出力メモリの一面を
演算部に使用しているとき、他面を出力メモリから出力
モジュールへのデータの更新に使用する。When one surface of the output memory is used for the arithmetic unit, the other surface is used for updating data from the output memory to the output module.
【0013】そして、各々の処理が終わった時、入力メ
モリの両面の切り替えと、出力メモリ両面の切り替えを
行い、各々のもう一面の用途を入れ替える。When each processing is completed, switching of both sides of the input memory and switching of both sides of the output memory are performed, and the use of each other side is switched.
【0014】このように、交互に2面のメモリを使用す
ることにより、入出力メモリと入出力モジュールの転送
時間と、演算部の演算時間を重畳させて処理することが
可能となる。このように処理することにより、プログラ
マブルコントローラのスキャンタイムが上記のいずれか
長い方の処理時間に限定され、高速スキャンが実現でき
る。As described above, by alternately using two memories, it is possible to perform processing by superposing the transfer time of the input / output memory and the input / output module and the calculation time of the calculation unit. By performing such processing, the scan time of the programmable controller is limited to the longer one of the above processing times, and high-speed scanning can be realized.
【0015】[0015]
【発明の実施の形態】以下、本発明の実施の形態を図面
によって説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0016】図1は本発明の実施の形態を説明するため
のCPUモジュールの要部の概略図で、高速スキャンが
要求される場合の入力モジュールから入力メモリへの転
送と演算部へのデータのインタフェースの仕方と、演算
部と出力メモリから出力モジュールに転送するインタフ
ェースの仕方に関する部分である。FIG. 1 is a schematic diagram of a main part of a CPU module for explaining an embodiment of the present invention. When a high-speed scan is required, transfer from an input module to an input memory and data transfer to an arithmetic unit are performed. This is a part related to how to interface and how to interface to transfer from the operation unit and the output memory to the output module.
【0017】図1において、1は演算部で図3の演算部
11に相当し、2および3は入力メモリおよび出力メモ
リで、図3の入力メモリ12aおよび出力メモリ12b
に相当する。In FIG. 1, reference numeral 1 denotes an operation unit corresponding to the operation unit 11 shown in FIG. 3, and reference numerals 2 and 3 denote input memory and output memory, respectively, the input memory 12a and the output memory 12b shown in FIG.
Is equivalent to
【0018】入力メモリ2は、同じメモリマップ上に同
一容量で2面(1)と(2)を持たせたもので、この2
面の入力メモリ2は一面、例えば2−(1)を演算部の
入力メモリとしてデータメモリ空間にマッピングしてい
る時、他面の2−(2)は入力モジュールからの入力メ
モリとして使用し、この両面は自由に切り替え使用がで
きるようにする。The input memory 2 has two surfaces (1) and (2) with the same capacity on the same memory map.
When the input memory 2 of the surface maps one surface, for example, 2- (1) to the data memory space as the input memory of the arithmetic unit, the 2- (2) of the other surface is used as the input memory from the input module, Both sides can be freely switched and used.
【0019】また、出力メモリ3も同様に出力メモリを
2面(1)と(2)を持たせ、その一面3−(1)を演
算部からの出力メモリとして使用しているとき、他面3
−(2)は出力モジュールへ転送するデータを格納する
出力メモリとして使用し、これを自由に切り替え使用可
能とする。Similarly, the output memory 3 has two output memories (1) and (2), and when one surface 3- (1) is used as the output memory from the arithmetic unit, the other surface is used. 3
-(2) is used as an output memory for storing data to be transferred to the output module, which can be freely switched and used.
【0020】図2は本発明の演算用タイムチャートで、
入力モジュールから転送されたデータを入力メモリ2の
一面(1)に書き込み、これと出力メモリ3の一面
(1)のデータを演算に使用しているとき、入力メモリ
2の他面(2)は入力モジュールからの入力データの更
新に、出力メモリ3の他面(2)を出力メモリから出力
モジュールへのデータ更新に使用する。FIG. 2 is a time chart for calculation of the present invention.
When the data transferred from the input module is written to one surface (1) of the input memory 2 and the data of one surface (1) of the output memory 3 are used for calculation, the other surface (2) of the input memory 2 The other side (2) of the output memory 3 is used for updating data from the output memory to the output module for updating input data from the input module.
【0021】そして、各々の処理が終わったとき、入力
メモリの両面の切り替えと、出力メモリの両面の切り替
えを行い、入力メモリ2の他面(2)と出力メモリ3の
他面(2)を演算に利用し、入力メモリ2の一面(1)
を入力データの更新に、また出力メモリの一面(1)を
出力モジュールへのデータ更新に使用する。When each process is completed, switching of both sides of the input memory and switching of both sides of the output memory are performed, and the other side (2) of the input memory 2 and the other side (2) of the output memory 3 are switched. One side of input memory 2 used for calculation (1)
Are used for updating input data, and one side (1) of the output memory is used for updating data to the output module.
【0022】このように、入力メモリの片方の面を演算
部が使用している時、もう一方の面を入力モジュールか
ら入力データの更新に使用し、また出力メモリの片方の
面を演算部が使用している時、もう一方の面を出力メモ
リから出力モジュールへのデータの更新に使用する。そ
して、各々の処理が終わったとき、入力メモリの切り替
え、出力メモリの切り替えを行い、各々のもう一面の用
途を入れ替え、交互に2面のメモリを使用し、入出力メ
モリと、入出力モジュールの転送時間と、演算部の演算
時間を重畳させて処理することで高速スキャンが可能と
なる。As described above, when one side of the input memory is used by the operation unit, the other side is used for updating input data from the input module, and one side of the output memory is used by the operation unit. When used, the other side is used to update data from the output memory to the output module. Then, when each processing is completed, the input memory is switched and the output memory is switched, and the other side of the application is switched, and the two sides of the memory are used alternately. High-speed scanning can be performed by processing the transfer time and the calculation time of the calculation unit in a superimposed manner.
【0023】[0023]
【発明の効果】以上のように本発明は、入力メモリと出
力メモリを夫々同じメモリマップ上に同一容量で2面も
たせて、入力メモリは一方の面を演算部が使用している
ときは、もう一方の面を入力モジュールから入力データ
の更新に使用し、出力メモリにおいては、一方の面を演
算部が使用しているときは、もう一方の面を出力メモリ
から出力モジュールへのデータの更新に使用して、入出
力メモリと入出力モジュールの転送時間と、演算時間を
重畳させて処理するので、プログラマブルコントローラ
のスキャンタイムが上記のどちらか長い方の処理時間に
限定させることができ、従来のようにシリーズで処理す
る場合と比較して高速スキャンが実現でき、且つ、入力
信号を取り込んでから出力信号を出すまでのレスポンス
が極めて速くなる等の効果を奏する。As described above, according to the present invention, the input memory and the output memory each have two surfaces with the same capacity on the same memory map. The other side is used to update the input data from the input module. In the output memory, when one side is used by the arithmetic unit, the other side is used to update the data from the output memory to the output module. The transfer time of the input / output memory and the input / output module is superimposed on the operation time, and the processing time is superimposed, so that the scan time of the programmable controller can be limited to the longer one of the above. High-speed scanning can be realized as compared with the case where processing is performed in series, and the response from input signal capture to output signal output is extremely fast. Achieve the effect.
【図1】本発明の説明図。FIG. 1 is an explanatory diagram of the present invention.
【図2】本発明の演算用タイムチャート。FIG. 2 is a time chart for calculation of the present invention.
【図3】プログラマブルコントローラの構成図。FIG. 3 is a configuration diagram of a programmable controller.
【図4】従来の演算用タイムチャート。FIG. 4 is a conventional operation time chart.
【符号の説明】 1…演算部 2…入力メモリ 3…出力メモリ 10…CPU 11…演算部 12…データメモリ 12a…入力メモリ 12b…出力メモリ 12c…内部メモリ 13…プログラムメモリ 14…入出力モジュール 15…システムバス。[Description of Signs] 1 ... Calculation unit 2 ... Input memory 3 ... Output memory 10 ... CPU 11 ... Calculation unit 12 ... Data memory 12a ... Input memory 12b ... Output memory 12c ... Internal memory 13 ... Program memory 14 ... Input / output module 15 ... system bus.
Claims (5)
メモリを有するCPUモジュールを、複数の入出力モジ
ュールとシステムバスで結合してなるプログラマブルコ
ントローラにおいて、前記データメモリの入力メモリ
を、同じメモリマップ上に同一容量で2面持たせ、一方
の面を演算部の入力メモリとしてデータメモリ空間にマ
ッピングしているとき、他方の面は入力モジュールから
の入力メモリとして使用し、この2面を自由に切り替え
て使用可能としたことを特徴とするプログラマブルコン
トローラの入出力制御方式。1. A programmable controller in which a CPU module having an arithmetic unit, a data memory, and a program memory is connected to a plurality of input / output modules via a system bus, wherein the input memory of the data memory is the same on the same memory map. When two planes are provided with the capacity, and one plane is mapped to the data memory space as the input memory of the operation unit, the other plane is used as the input memory from the input module, and these two planes can be freely switched and used. An input / output control method for a programmable controller, which is made possible.
演算部が使用しているとき、他方の面を入力モジュール
からの入力データの更新に使用するようにしたことを特
徴とするプログラマブルコントローラの入出力制御方
式。2. The programmable memory according to claim 1, wherein when one side of the input memory is used by an arithmetic section, the other side is used for updating input data from an input module. Controller input / output control method.
メモリを有するCPUモジュールを複数の入出力モジュ
ールとシステムバスで結合してなるプログラマブルコン
トローラにおいて、前記データメモリの出力メモリを、
同じメモリマップ上に同一容量で2面持たせ、一方の面
を演算部からの出力メモリとして使用しているとき、他
方の面は出力モジュールへ転送するデータを格納する出
力メモリとして使用し、この2面を自由に切り替えて使
用可能としたことを特徴とするプログラマブルコントロ
ーラの入出力制御方式。3. A programmable controller in which a CPU module having an arithmetic unit, a data memory, and a program memory is connected to a plurality of input / output modules and a system bus.
When two surfaces are provided with the same capacity on the same memory map, and one surface is used as an output memory from the arithmetic unit, the other surface is used as an output memory for storing data to be transferred to the output module. An input / output control method for a programmable controller characterized in that two surfaces can be freely switched and used.
演算部が使用しているとき、他方の面を出力メモリから
出力モジュールへのデータの更新に使用するようにした
ことを特徴とするプログラマブルコントローラの入出力
制御方式。4. An output memory according to claim 3, wherein one surface of the output memory is used by an operation unit, and the other surface is used for updating data from the output memory to an output module. I / O control method of programmable controller.
メモリを有するCPUモジュールを複数の入出力モジュ
ールとシステムバスで結合してなるプログラマブルコン
トローラにおいて、前記データメモリの入力メモリおよ
び出力メモリを、夫々同じメモリマップ上に同一容量で
2面持たせ、入力メモリの一方の面を演算部が使用して
いるとき、他方の面を入力モジュールから入力データの
更新に使用し、出力メモリの一方の面を演算部が使用し
ているとき、他方の面を出力メモリから出力モジュール
へのデータの更新に使用し、各々の処理が終了したと
き、入力メモリおよび出力メモリの各切り替えを行って
各面の用途を入れ替えるようにしたことを特徴とするプ
ログラマブルコントローラの入出力制御方式。5. A programmable controller in which a CPU module having an operation unit, a data memory, and a program memory is connected to a plurality of input / output modules via a system bus, wherein the input memory and the output memory of the data memory are respectively assigned the same memory map When the arithmetic unit uses one surface of the input memory, the other surface is used for updating input data from the input module, and one surface of the output memory is used for the arithmetic unit. Is used, the other side is used for updating data from the output memory to the output module, and when each processing is completed, switching between the input memory and the output memory is performed and the purpose of each side is switched. An input / output control method for a programmable controller, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31250396A JPH10154005A (en) | 1996-11-25 | 1996-11-25 | Input/output control system for programmable controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31250396A JPH10154005A (en) | 1996-11-25 | 1996-11-25 | Input/output control system for programmable controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10154005A true JPH10154005A (en) | 1998-06-09 |
Family
ID=18030009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31250396A Pending JPH10154005A (en) | 1996-11-25 | 1996-11-25 | Input/output control system for programmable controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10154005A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141648A (en) * | 2014-01-30 | 2015-08-03 | 三菱電機株式会社 | programmable controller |
| JP6113374B1 (en) * | 2016-01-14 | 2017-04-12 | 三菱電機株式会社 | Programmable logic controller |
-
1996
- 1996-11-25 JP JP31250396A patent/JPH10154005A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141648A (en) * | 2014-01-30 | 2015-08-03 | 三菱電機株式会社 | programmable controller |
| JP6113374B1 (en) * | 2016-01-14 | 2017-04-12 | 三菱電機株式会社 | Programmable logic controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10154005A (en) | Input/output control system for programmable controller | |
| CN111813449A (en) | Computing method, device and related products | |
| JPH0444694A (en) | Dual port memory device | |
| JPS62224808A (en) | Numerical controller | |
| JP4723334B2 (en) | DMA transfer system | |
| JPS6347864A (en) | Inter-memory data transfer method | |
| JPH02211579A (en) | Vector arithmetic processing system | |
| JPH0520140U (en) | Information processing equipment | |
| JPH0212308A (en) | Data exchange system | |
| JPS6368955A (en) | Input/output controller | |
| JP2010039740A (en) | Programmable controller | |
| JPH0721112A (en) | Memory chip | |
| JPH03144779A (en) | Image processing system | |
| JPH02105388A (en) | Picture memory | |
| JPH0241522A (en) | Function arithmetic processor | |
| JPH04319754A (en) | Data transfer system | |
| JPH04209059A (en) | Semiconductor integrated circuit | |
| JPH0242587A (en) | Picture processor | |
| JPH02247758A (en) | Control system for terminal information | |
| JPH04111149A (en) | Circuit system for dma device | |
| JPH03136155A (en) | Memory sharing control system | |
| JPH03260698A (en) | Display device | |
| JPS63307529A (en) | Inter-arithmetic processing unit communication control system | |
| JPH01250163A (en) | Bus controller | |
| JPS60107896U (en) | Display memory control circuit |