JPH0612974A - 電子放出素子 - Google Patents
電子放出素子Info
- Publication number
- JPH0612974A JPH0612974A JP17084392A JP17084392A JPH0612974A JP H0612974 A JPH0612974 A JP H0612974A JP 17084392 A JP17084392 A JP 17084392A JP 17084392 A JP17084392 A JP 17084392A JP H0612974 A JPH0612974 A JP H0612974A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- emitter
- electrode
- electron beam
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 引き出した電子ビームの広がりを抑え、もっ
て良質の電子ビームを発生することが可能な電子放出素
子を提供する。 【構成】 電子を放出する微小エミッタが形成された基
板上に、そのエミッタから電子を引き出す電極に加え
て、電子ビームの収束効果をもつ電極を一体に形成して
いる。このように、収束電極を付加することで、引き出
した電子ビームをその中心軸方向に集めることができ、
その結果、所期の目的を達成できる。
て良質の電子ビームを発生することが可能な電子放出素
子を提供する。 【構成】 電子を放出する微小エミッタが形成された基
板上に、そのエミッタから電子を引き出す電極に加え
て、電子ビームの収束効果をもつ電極を一体に形成して
いる。このように、収束電極を付加することで、引き出
した電子ビームをその中心軸方向に集めることができ、
その結果、所期の目的を達成できる。
Description
【０００１】
【産業上の利用分野】本発明は、真空マイクロエレクト
ロニクスなどの分野で電子源として用いられる微小電子
放出素子に関し、例えばフラットパネルディスプレイな
どに利用される。
ロニクスなどの分野で電子源として用いられる微小電子
放出素子に関し、例えばフラットパネルディスプレイな
どに利用される。
【０００２】
【従来の技術】電子放出素子としては、従来、例えば図
４の断面図に示す構造のものが知られている（例えば、
Journal of Applied Physics,Vol39,No.7,P3504,196
8）。
４の断面図に示す構造のものが知られている（例えば、
Journal of Applied Physics,Vol39,No.7,P3504,196
8）。
【０００３】このような構造の放出素子においては、引
き出し電極４３が正、Ｓｉエミッタ４２が負の電位とな
るように電源５０を接続して、エミッタ４２の先端に電
界を集中させることで電子を放出させている。
き出し電極４３が正、Ｓｉエミッタ４２が負の電位とな
るように電源５０を接続して、エミッタ４２の先端に電
界を集中させることで電子を放出させている。
【０００４】
【発明が解決しようとする課題】ところで、図４に示し
た構造の従来の電子放出素子によれば、エミッタから引
き出された電子ビームが外方へと広がる傾向となるの
で、その電子ビームの質が低下するといった問題が残さ
れていた。
た構造の従来の電子放出素子によれば、エミッタから引
き出された電子ビームが外方へと広がる傾向となるの
で、その電子ビームの質が低下するといった問題が残さ
れていた。
【０００５】本発明はこのような事情に鑑みてなされた
もので、その目的とするところは、引き出した電子ビー
ムの広がりを抑え、もって良質の電子ビームを発生する
ことが可能な電子放出素子を提供することにある。
もので、その目的とするところは、引き出した電子ビー
ムの広がりを抑え、もって良質の電子ビームを発生する
ことが可能な電子放出素子を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めの構成を、実施例に対応する図１を参照しつつ説明す
ると、本発明は、電子を放出するエミッタ２が形成され
た基板１上に、エミッタ２の先端近傍に位置する引き出
し電極３と、この引き出し電極３に対して電子引き出し
方向の前方側に位置し、エミッタ２から引き出された電
子を収束する収束電極４とを一体に形成したことよって
特徴づけられる。
めの構成を、実施例に対応する図１を参照しつつ説明す
ると、本発明は、電子を放出するエミッタ２が形成され
た基板１上に、エミッタ２の先端近傍に位置する引き出
し電極３と、この引き出し電極３に対して電子引き出し
方向の前方側に位置し、エミッタ２から引き出された電
子を収束する収束電極４とを一体に形成したことよって
特徴づけられる。
【０００７】
【作用】引き出し電極３に正の電位を与えるとともに、
収束電極４に負の電位を与えると、エミッタ２から引き
出された電子ビームは、収束電極４で形成される電界に
よって、その中心軸方向に向けて集められる。
収束電極４に負の電位を与えると、エミッタ２から引き
出された電子ビームは、収束電極４で形成される電界に
よって、その中心軸方向に向けて集められる。
【０００８】
【実施例】本発明の実施例を、以下、図面に基づいて説
明する。図１は本発明実施例の構造を模式的に示す断面
図である。
明する。図１は本発明実施例の構造を模式的に示す断面
図である。
【０００９】エミッタ２は、Ｓｉ基板１の上面から突き
出した形状の針状陰極であって、このエミッタ２の周囲
の基板１上には、五層の膜が順次に積層されている。そ
の多層膜のうち、表面から数えて三層目の膜は、Ａｕ等
の金属を材料とする引き出し電極３で、エミッタ２の先
端近傍に位置している。また、最上層の膜は、Ａｕ等の
金属で形成された膜で、この最上層の膜が収束電極４と
なっている。なお、基板１の表面の膜６は、この素子の
製造過程で形成される熱酸化膜で、また、その上層の二
つの膜５ａ，５ｂは絶縁膜である。
出した形状の針状陰極であって、このエミッタ２の周囲
の基板１上には、五層の膜が順次に積層されている。そ
の多層膜のうち、表面から数えて三層目の膜は、Ａｕ等
の金属を材料とする引き出し電極３で、エミッタ２の先
端近傍に位置している。また、最上層の膜は、Ａｕ等の
金属で形成された膜で、この最上層の膜が収束電極４と
なっている。なお、基板１の表面の膜６は、この素子の
製造過程で形成される熱酸化膜で、また、その上層の二
つの膜５ａ，５ｂは絶縁膜である。
【００１０】さて、以上の構造の電子放出素子におい
て、Ｓｉ基板１には電源７が接続され接地電位に対して
正の電位が与えられ、また、引き出し電極３には、基板
１との間に接続された電源８によって、その基板１に対
して正の電位が与えられる。さらに、収束電極４には、
電源９が接続され接地電位に対して負の電位が与えられ
る。そして、以上のように各部に電位を与えることで、
まず、エミッタ２の先端に電界が集中して、そのエミッ
タ先端から電子が放出するわけであるが、この引き出さ
れた電子ビームは、収束電極４で形成される電界によっ
て、その中心軸方向に向けて集められ、その結果とし
て、電子ビームの広がりが抑えられる。
て、Ｓｉ基板１には電源７が接続され接地電位に対して
正の電位が与えられ、また、引き出し電極３には、基板
１との間に接続された電源８によって、その基板１に対
して正の電位が与えられる。さらに、収束電極４には、
電源９が接続され接地電位に対して負の電位が与えられ
る。そして、以上のように各部に電位を与えることで、
まず、エミッタ２の先端に電界が集中して、そのエミッ
タ先端から電子が放出するわけであるが、この引き出さ
れた電子ビームは、収束電極４で形成される電界によっ
て、その中心軸方向に向けて集められ、その結果とし
て、電子ビームの広がりが抑えられる。
【００１１】次に、以上の構造の電子放出素子を製造す
る手順の例を、以下、図２を参照しつつ説明する。ま
ず、(a) に示すように、Ｎ型Ｓｉ基板（抵抗率：数Ωc
m）１を、ウェット酸化して、その表面上に酸化膜１１
を形成する。なお、酸化膜１１の膜厚は、0.5μｍ程度
とする。この後、フォトリソグラフィ法によって、酸化
膜１１を加工して、エミッタ形成部に相応する部分に、
(b) に示すような円形のマスク１１ａを形成する。
る手順の例を、以下、図２を参照しつつ説明する。ま
ず、(a) に示すように、Ｎ型Ｓｉ基板（抵抗率：数Ωc
m）１を、ウェット酸化して、その表面上に酸化膜１１
を形成する。なお、酸化膜１１の膜厚は、0.5μｍ程度
とする。この後、フォトリソグラフィ法によって、酸化
膜１１を加工して、エミッタ形成部に相応する部分に、
(b) に示すような円形のマスク１１ａを形成する。
【００１２】次に、ＲＩＥ（反応性イオンエッチング）
法によって、Ｓｉ基板１のエッチングを行ってＳｉエミ
ッタ部分の概略形成を行い(c) 、次いで、熱酸化処理を
施してＳｉエミッタの先端部分を鋭くする(d) 。
法によって、Ｓｉ基板１のエッチングを行ってＳｉエミ
ッタ部分の概略形成を行い(c) 、次いで、熱酸化処理を
施してＳｉエミッタの先端部分を鋭くする(d) 。
【００１３】この後、(e) に示すように、Ｓｉ基板１上
に、絶縁膜（ＳｉＯ2 膜）５ａを成膜し、引き続きＡｕ
等の金属を蒸着してゲート電極つまり引き出し電極３を
形成する。さらに、これらの工程をもう一度だけ繰り返
して、絶縁膜５ｂおよび収束電極４を形成する。
に、絶縁膜（ＳｉＯ2 膜）５ａを成膜し、引き続きＡｕ
等の金属を蒸着してゲート電極つまり引き出し電極３を
形成する。さらに、これらの工程をもう一度だけ繰り返
して、絶縁膜５ｂおよび収束電極４を形成する。
【００１４】そして、エミッタ２を覆っている酸化膜、
つまり、先の(d) 工程の熱酸化処理で形成された酸化膜
６を、ウェットエッチングによって除去して、リフトオ
フによってマスク１１ａおよびその上層の膜を除去する
ことによって、図１に示した形状のエミッタ２，引き出
し電極３ならびに収束電極４を得ることができる。
つまり、先の(d) 工程の熱酸化処理で形成された酸化膜
６を、ウェットエッチングによって除去して、リフトオ
フによってマスク１１ａおよびその上層の膜を除去する
ことによって、図１に示した形状のエミッタ２，引き出
し電極３ならびに収束電極４を得ることができる。
【００１５】ここで、以上の実施例では、収束電極４を
一層の導電膜としているが、これに限定されることな
く、その収束電極を構成する導電膜は、二層以上の任意
複数の層であってもよい。例えば、図３に示すように、
収束電極３４を、三層の導電層３４ａ・・３４ｃと、その
各間の三層の絶縁膜３５ｂ・・３５ｄで構成した多層膜と
し、その三層の導電層３４ａ・・３４ｃのうち、中央の導
電層３４ｂに負の電位を与え、その上下の導電層３４ａ
と３４ｃは接地電位に設定すれば、一般に知られている
アインツェルレンズを構成することができる。
一層の導電膜としているが、これに限定されることな
く、その収束電極を構成する導電膜は、二層以上の任意
複数の層であってもよい。例えば、図３に示すように、
収束電極３４を、三層の導電層３４ａ・・３４ｃと、その
各間の三層の絶縁膜３５ｂ・・３５ｄで構成した多層膜と
し、その三層の導電層３４ａ・・３４ｃのうち、中央の導
電層３４ｂに負の電位を与え、その上下の導電層３４ａ
と３４ｃは接地電位に設定すれば、一般に知られている
アインツェルレンズを構成することができる。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
電子を放出する微小エミッタが形成された基板上に、そ
のエミッタから電子を引き出す電極に加えて、電子ビー
ムの収束効果をもつ電極を積層して一体化したから、従
来の電子放出素子では、引き出した電子ビームが外方へ
と広がる傾向にあったのに対し、これを抑えることがで
き、質のよい電子ビームを発生することが可能となっ
た。
電子を放出する微小エミッタが形成された基板上に、そ
のエミッタから電子を引き出す電極に加えて、電子ビー
ムの収束効果をもつ電極を積層して一体化したから、従
来の電子放出素子では、引き出した電子ビームが外方へ
と広がる傾向にあったのに対し、これを抑えることがで
き、質のよい電子ビームを発生することが可能となっ
た。
【００１７】また、収束電極に印加する電位を適宜に設
定することにより、発生する電子ビームのビーム径を可
変とすることができるといった利点もある。
定することにより、発生する電子ビームのビーム径を可
変とすることができるといった利点もある。
【図１】本発明実施例の構造を示す模式的断面図
【図２】本発明実施例の電子放出素子の製造手順を説明
する図
する図
【図３】本発明の他の実施例の構造を示す模式的断面図
【図４】従来の電子放出素子の構造を示す図
１・・・・Ｓｉ基板 ２・・・・エミッタ ３・・・・引き出し電極 ４・・・・収束電極 ５ａ，５ｂ・・・・絶縁膜 ６・・・・熱酸化膜
Claims (1)
- 【請求項１】 真空マイクロエレクトロニクス等の分野
において電子源として用いられる素子であって、電子を
放出するエミッタが基板の所定位置に形成されていると
ともに、その基板上には、上記エミッタの先端近傍に位
置する引き出し電極と、この引き出し電極に対して電子
引き出し方向の前方側に位置し、上記エミッタから引き
出された電子を収束する収束電極が一体に形成されてい
ることを特徴とする電子放出素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17084392A JPH0612974A (ja) | 1992-06-29 | 1992-06-29 | 電子放出素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17084392A JPH0612974A (ja) | 1992-06-29 | 1992-06-29 | 電子放出素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0612974A true JPH0612974A (ja) | 1994-01-21 |
Family
ID=15912360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17084392A Pending JPH0612974A (ja) | 1992-06-29 | 1992-06-29 | 電子放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612974A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734223A (en) * | 1994-11-29 | 1998-03-31 | Nec Corporation | Field emission cold cathode having micro electrodes of different electron emission characteristics |
| US5786656A (en) * | 1995-09-07 | 1998-07-28 | Kabushiki Kaisha Toshiba | Field-emission cold-cathode device and method of fabricating the same |
| US5814926A (en) * | 1994-10-28 | 1998-09-29 | Nec Corporation | Electron emission device with offset control electrode |
| WO2003094193A1 (en) * | 2002-05-01 | 2003-11-13 | Sony Corporation | Cold cathode electric field electron emission display device |
| JP2007212671A (ja) * | 2006-02-08 | 2007-08-23 | Mitsubishi Electric Corp | 電界放出ディスプレイ装置 |
| JP2010055907A (ja) * | 2008-08-28 | 2010-03-11 | National Institute Of Advanced Industrial Science & Technology | 集束電極一体型電界放出素子及びその作製方法 |
-
1992
- 1992-06-29 JP JP17084392A patent/JPH0612974A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814926A (en) * | 1994-10-28 | 1998-09-29 | Nec Corporation | Electron emission device with offset control electrode |
| US5734223A (en) * | 1994-11-29 | 1998-03-31 | Nec Corporation | Field emission cold cathode having micro electrodes of different electron emission characteristics |
| US5786656A (en) * | 1995-09-07 | 1998-07-28 | Kabushiki Kaisha Toshiba | Field-emission cold-cathode device and method of fabricating the same |
| WO2003094193A1 (en) * | 2002-05-01 | 2003-11-13 | Sony Corporation | Cold cathode electric field electron emission display device |
| US7064493B2 (en) * | 2002-05-01 | 2006-06-20 | Sony Corporation | Cold cathode electric field electron emission display device |
| JP2007212671A (ja) * | 2006-02-08 | 2007-08-23 | Mitsubishi Electric Corp | 電界放出ディスプレイ装置 |
| JP2010055907A (ja) * | 2008-08-28 | 2010-03-11 | National Institute Of Advanced Industrial Science & Technology | 集束電極一体型電界放出素子及びその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2034481C (en) | Self-aligned gate process for fabricating field emitter arrays | |
| US4168213A (en) | Field emission device and method of forming same | |
| US4307507A (en) | Method of manufacturing a field-emission cathode structure | |
| KR100243990B1 (ko) | 전계방출 캐소드와 그 제조방법 | |
| JP2812356B2 (ja) | 電界放出型電子銃 | |
| JPH0612974A (ja) | 電子放出素子 | |
| JPH06162919A (ja) | 電界放出冷陰極素子 | |
| JPH03295131A (ja) | 電界放出素子およびその製造方法 | |
| JP3266503B2 (ja) | 側面電界放出素子のための最適ゲート制御設計及び製作方法 | |
| JPH08298068A (ja) | 電界放射型電子源及びその製造方法 | |
| JP2601091B2 (ja) | 電子放出素子 | |
| JPH06139918A (ja) | 電子放出素子 | |
| JPH09270228A (ja) | 電界放射型電子源の製造方法 | |
| JPH04206123A (ja) | 電子放出素子およびその製造方法 | |
| US6400068B1 (en) | Field emission device having an emitter-enhancing electrode | |
| JPH0652788A (ja) | 電界放出型電子源装置およびその製造方法 | |
| JP3295864B2 (ja) | 電界放出陰極とその製造方法 | |
| JPH03261040A (ja) | マイクロ真空管およびその製造方法 | |
| JPH05182581A (ja) | 電界放出型電子放出源素子 | |
| JP2636630B2 (ja) | 電界放出素子及びその製造方法 | |
| JP2874709B2 (ja) | 電界放出型冷陰極の製造方法 | |
| JPH09115429A (ja) | 電界放出型電子源素子及びその製造方法 | |
| JP2737675B2 (ja) | 縦型微小冷陰極の製造方法 | |
| JP2984308B2 (ja) | 電界放出電子エミッタ | |
| JP3457054B2 (ja) | 棒状シリコン構造物の製造方法 |