JPH03261155A - テープキャリア - Google Patents

テープキャリア

Info

Publication number
JPH03261155A
JPH03261155A JP2057916A JP5791690A JPH03261155A JP H03261155 A JPH03261155 A JP H03261155A JP 2057916 A JP2057916 A JP 2057916A JP 5791690 A JP5791690 A JP 5791690A JP H03261155 A JPH03261155 A JP H03261155A
Authority
JP
Japan
Prior art keywords
tape carrier
lead
power supply
test
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2057916A
Other languages
English (en)
Other versions
JPH0727927B2 (ja
Inventor
Akito Yoshida
章人 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2057916A priority Critical patent/JPH0727927B2/ja
Priority to US07/665,303 priority patent/US5157476A/en
Priority to KR1019910003904A priority patent/KR950006436B1/ko
Priority to EP91103752A priority patent/EP0446868A1/en
Publication of JPH03261155A publication Critical patent/JPH03261155A/ja
Publication of JPH0727927B2 publication Critical patent/JPH0727927B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/273—Interconnections for measuring or testing, e.g. probe pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば半導体パッケージの１っであるテー
プキャリアに関する。
（従来の技術） 従来、テープキャリアは、成品ドライバや、時３．１、
電卓等のカスタム集積回路のパッケージとして使用され
ている。このテープキャリアは、微細ピッチの製作が可
能である二とから、最近では、ゲートアレイ等のセミカ
スタム集積回路のパッケージとして利用されるようにな
ってきている。
第４図、第５図は、従来のゲートアレイ用テープキャリ
アを示すものである。テープキャリア基板１には複数の
タイバー２を介して搭載部３が設けられている。この搭
載部３の中央部には、ゲートアレイからなるデバイス４
が搭載され、このデバイス４の周囲には複数のバッド５
が設けられている。
前記テープキャリア基板１において、前記タイバー２の
相互間に位置するスリット６の外周には、複数のテスト
パッド７が配設されている。これらテストパッド７は前
記スリット６を跨いで配設されたアウタリード８を介し
て、前記デバイス４のパッド５にそれぞれ接続されてい
る。
上記構成において、バーインテストやその他各種テスト
はテストパッド７および図示せぬソケットを使用して行
われる。したがって、テストパッド７の位置を決めてお
けば、多品種の製品に対して１タイプのソケットで対応
することができるため、ソケットの開発時間を省略する
ことができ、製品開発時間の短縮化を要求されるゲート
アレイには、この構成のテープキャリアが適している。
第６図は第４図、第５図に示すテープキャリアよりアウ
ターリード８の数が多いもの、すなわち、多ビンのテー
プキャリアを示している。このテープキャリアは第４図
に示すテープキャリアと同一部分にテストパッド７を設
けており、第４図に示すテープキャリアと同一のソケッ
トを使用できるようになっている。
アウターリード８とテストパッド７との接続は、テープ
の製造が困難となることを防ぐため、配設されたテスト
パッドのうち、中央部に位置するテストパッドから順次
接続し、端のテストパッドを未使用とするのか通常であ
る。この方法によれば、アウターリード８とテストパッ
ド７とを結ぶ引きまわし線８ａのピッチを一番広くてき
るため、テープの製造が容易である。
（発明が解決しようとする課題） しかし、上記従来のようなアウターリードとテストパッ
ドの接続方法では、テスト用のソケットを共用できるも
のの、バーインテストや他のテストにおいて不都合が生
ずることがある。すなわち、製品の種類によって電源の
位置、つまり電源のテストパッドの位置が異なるため、
バーイン用ボードやテスト用ボードを共用化するにはボ
ードの配線を太くすることが不可能であり、ボードのイ
ンダクタンスによって電源ノイズが発生するものである
。特に、高速化されたゲートアレイ等においては、これ
が深刻な問題となりつつある。
この発明は、上記従来のテープキャリアが有する課題を
解決するものであり、その目的とするところは、異なる
種類の製品で電源の位置を共通化することができ、しか
も、パッケージ自体のインダクタンスも低減することが
可能なテープキャリアを提供しようとするものである。
［発明の構成コ （課題を解決するための手段） この発明は、上記課題を解決するため、集積回路に接続
されるリードよりテストパッドの数のほうが多いテープ
キャリアにおいて、前記集積回路の電源に接続されるリ
ードを前記複数のテストパッドのうち最端部に接続して
いる。
また、電源に接続されたリードは複数のテストパッドに
接続してもよい。
さらに、リードはテストパッドに接続される部分を他の
部分より太くするとよい。
また、集積回路にテスト用の電源端子を設け、この電源
端子とテストパッドとを専用のリードによって接続して
もよい。
さらに、集積回路をテープキャリアにタイバーを介して
形成された搭載部に設け、電源端子と接続される専用の
リードをタイバーに配設してもよい。
（作用） すなわち、この発明は、集積回路の電源に接続されるリ
ードを複数のテストパッドのうち最端部に接続している
ため、電源の位置を共通化することかできる。
また、電源に接続されたリードを複数のテストパッドに
接続したり、リードのテストパッドに接続される部分を
他の部分より太くすることにより、リードおよびソケッ
トのインダクタンスを低減することができる。
また、集積回路にテスト用の電源端子を設け、この電源
端子とテストパッドとを専用のリードによって接続した
り、この専用のリードをタイバ−に配設することにより
、他のリードをユーザの要求に対応して利用することが
できる。
（実施例） 以下、この発明の一実施例について図面を参照して説明
する。尚、第４図乃至第６図と同一部分には同一符号を
付す。
第１図は、この発明の第１の実施例を示すものである。
この実施例においては、従来では未使用となる最外端の
テストパッド７ｎに最外端のアウターリード８ｎの一端
が接続されている。このアウターリード８ｎはスリット
６を跨いで配設され、他端はデバイス４の電源バッド５
ａに接続されている。
ッド７ｎ番会弗鵠に接続している。したがって、製品の
種類が異なる場合においても、電源が接続されるテスト
パッドの位置を共通とすることができるものである。
しかも、電源に接続されるアウターリード８ｎにおいて
、スリット６からテストパッド７ｎまてのリード部分８
ｏは、隣接するアウターリード８ｎ−１のリード部分８
ｏ−１から離れている。したがって、このリード部分８
０を太くすることができるため、インダクタンスを低減
することができ、電源ノイズの発生を防止することがで
きるものである。
第２図は、この発明の第２の実施例を示すものであり、
第１図と同一部分には、同一符号を付し異なる部分につ
いて説明する。
この実施例においては、電源に接続されるアウターリー
ド８ｎのリード部分８０の面積を広くし、しかも、この
リード部分８ｏを、複数の未仕様のテストパッド７ｎ、
７ｎ−＋　　７ｎ−２・・・に接続している。
上記実施例によっても、電源が接続されるテストパッド
の位置を共通とすることができるものである。
しかも、電源に接続されるアウターリード８ｎにおいて
、スリット６からテストパッド７ｎまでのリード部分８
ｏは、第１の実施例に比べて一層面積を広くし、且つ、
複数のテストパッドに接続しているため、リード部分お
よびソケットのインダクタンスを低減することができ、
さらに、電源ノイズの発生を防止することができるもの
である。
第３図は、この発明の第３の実施例を示すものであり、
第１の実施例を変形したものである。
この実施例においては、デバイス４にテスト用の電源バ
ッド５ｂを設け、この電源バッド５ｂにアウタリードと
は異なる、専用の接続リード１１の一端を接続する。こ
の接続リード１１は例えばタイバー２に配設され、他端
が未使用となる最外端のテストパッド７ｎに接続されて
いる。
上記実施例によっても上記実施例と同様の効果を得るこ
とができる。
しかも、最外端のアウタリードを電源専用とする必要が
ないため、ユーザは最外端のアウタリードを通常の信号
線として使用することができる。
尚、この実施例においては、接続リード１１はタイバー
２に配設したが、これに限定されるものではなく、最終
的に、切断される箇所であれば、どの部分であっても構
わない。
また、接続リード１１を最外端のテストパッド７ｎに接
続したが、第２の実施例に示すごとく、複数のテストパ
ッドに接続し得ることは言うまでもない。
さらに、上記第１乃至第２の実施例において、最外端の
アウターリード８ｎとデバイス４との接続部分を太くす
れば、テープキャリア自体の電源線のインダクタンスを
低減することができる。
その他、発明の要旨を変えない範囲において、種々変形
実施可能なことは勿論である。
［発明の効果コ 以上詳述したようにこの発明によれば、異なる種類の製
品で電源の位置を共通化することができ、しかも、パッ
ケージ自体のインダクタンスも低減することが可能なテ
ープキャリアを提供できる。
【図面の簡単な説明】
第１図乃至第３図はそれぞれこの発明の実施例を示すも
のであり、要部の平面図、第４図は従来のテープキャリ
アを示す平面図、第５図は第４図の要部を取出して示す
平面図、第６図は第４図、第５図と異なる従来のテープ
キャリアを示す平面図である。 １・・・テープキャリア基板、２・・・タイバー、４・
・・デバイス、５ａ、５ｂ・・・電源パッド、７・・・
テストパッド、７ｎ・・・最外端のテストパッド、８・
・・アウターリード、８ｎ・・・最外端のアウターリー
ド、８ｏ・・・リード部分。

Claims (5)

    【特許請求の範囲】
  1. （１）集積回路に接続されるリードよりテストパッドの
    数のほうが多いテープキャリアにおいて、前記集積回路
    の電源に接続されるリードが前記複数のテストパッドの
    うち最端部に接続されることを特徴とするテープキャリ
    ア。
  2. （２）前記電源に接続されたリードは複数のテストパッ
    ドに接続されることを特徴とする請求項１記載のテープ
    キャリア。
  3. （３）前記リードはテストパッドに接続される部分が他
    の部分より太くされていることを特徴とする請求項１ま
    たは２記載のテープキャリア。
  4. （４）前記集積回路はテスト用の電源端子を有しこの電
    源端子とテストパッドとを専用のリードによって接続し
    たことを特徴とする請求項１記載のテープキャリア。
  5. （５）前記集積回路はテープキャリアにタイバーを介し
    て形成された搭載部に設けられ、前記専用のリードは前
    記タイバーに配設されていることを特徴とする請求項４
    記載のテープキャリア。
JP2057916A 1990-03-12 1990-03-12 テープキャリア Expired - Lifetime JPH0727927B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2057916A JPH0727927B2 (ja) 1990-03-12 1990-03-12 テープキャリア
US07/665,303 US5157476A (en) 1990-03-12 1991-03-06 Tape carrier having improved test pads
KR1019910003904A KR950006436B1 (ko) 1990-03-12 1991-03-12 테이프캐리어
EP91103752A EP0446868A1 (en) 1990-03-12 1991-03-12 Tape carrier having improved test pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2057916A JPH0727927B2 (ja) 1990-03-12 1990-03-12 テープキャリア

Publications (2)

Publication Number Publication Date
JPH03261155A true JPH03261155A (ja) 1991-11-21
JPH0727927B2 JPH0727927B2 (ja) 1995-03-29

Family

ID=13069323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2057916A Expired - Lifetime JPH0727927B2 (ja) 1990-03-12 1990-03-12 テープキャリア

Country Status (4)

Country Link
US (1) US5157476A (ja)
EP (1) EP0446868A1 (ja)
JP (1) JPH0727927B2 (ja)
KR (1) KR950006436B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0538010A3 (en) * 1991-10-17 1993-05-19 Fujitsu Limited Semiconductor package, a holder, a method of production and testing for the same
DE69120282T2 (de) * 1991-12-19 1996-12-05 Ibm Ersetzungsverfahren für Chips
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
DE4239857A1 (de) * 1992-11-27 1994-06-01 Abb Research Ltd Leistungshalbleitermodul
US5436197A (en) * 1993-09-07 1995-07-25 Motorola, Inc. Method of manufacturing a bonding pad structure
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5751015A (en) 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
JPH09330934A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 半導体装置及びその製造方法
FR2761510B1 (fr) * 1997-03-27 1999-04-30 Bull Sa Ecran et montage des circuits de commande des pixels de l'ecran
KR100710149B1 (ko) * 2000-12-28 2007-04-20 엘지.필립스 엘시디 주식회사 액정표시소자
EP2130223A1 (en) 2007-02-14 2009-12-09 Nxp B.V. Dual or multiple row package
CN117174694A (zh) * 2022-05-25 2023-12-05 长鑫存储技术有限公司 封装基板、电源噪声测试装置及电源噪声测试方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4411719A (en) * 1980-02-07 1983-10-25 Westinghouse Electric Corp. Apparatus and method for tape bonding and testing of integrated circuit chips
DE3234745C2 (de) * 1982-09-20 1986-03-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Handhabung von filmmontierten integrierten Schaltkreisen und Vorrichtung zu seiner Durchführung
US4772936A (en) * 1984-09-24 1988-09-20 United Technologies Corporation Pretestable double-sided tab design
US4806409A (en) * 1987-05-20 1989-02-21 Olin Corporation Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
EP0293838A3 (en) * 1987-06-02 1989-09-06 Kabushiki Kaisha Toshiba Ic package for high-speed semiconductor integrated circuit device
JPH0628273B2 (ja) 1987-10-05 1994-04-13 富士通株式会社 Ｉｃ支持フィルムとそれを塔載したキャリア
US4903113A (en) * 1988-01-15 1990-02-20 International Business Machines Corporation Enhanced tab package

Also Published As

Publication number Publication date
US5157476A (en) 1992-10-20
JPH0727927B2 (ja) 1995-03-29
KR950006436B1 (ko) 1995-06-15
EP0446868A1 (en) 1991-09-18

Similar Documents

Publication Publication Date Title
JPH03261155A (ja) テープキャリア
JPH04307943A (ja) 半導体装置
JPH04335555A (ja) 半導体装置用パッケージ
JPH03133174A (ja) 半導体記憶装置
JP4472891B2 (ja) 電源配線を統合したボールグリッドアレイパッケージ半導体装置
JP3679923B2 (ja) 半導体装置
US6885208B2 (en) Semiconductor device and test device for same
US6013924A (en) Semiconductor integrated circuit and method for making wiring layout of semiconductor integrated circuit
JP2681427B2 (ja) 半導体装置
US6509628B2 (en) IC chip
JPH02267947A (ja) 半導体装置
JPS6070742A (ja) マスタ・スライス型半導体装置
KR0172397B1 (ko) 멀티패키지 테스트용 로드 보더
JP2005026544A (ja) 半導体集積回路およびプローブカード
JPH0376142A (ja) 半導体集積回路
KR100282994B1 (ko) 기능회로를구비한반도체집적회로장치
JP2682210B2 (ja) ゲートアレイ方式半導体集積回路
JPH01316948A (ja) 半導体集積回路
KR19980073448A (ko) 반도체 메모리 장치의 와이어 본딩용 패드
JPH02125663A (ja) ゲートアレイ半導体集積回路装置
KR20000019885A (ko) 복수개의 본딩 패드 세트를 구비한 반도체장치
JPH1126920A (ja) 半導体素子実装用パッド構造
JPS6059745B2 (ja) リ−ド・フレ−ム
JPH04260352A (ja) 半導体集積回路装置
JPS62172750A (ja) 入力保護回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080329

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090329

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100329

Year of fee payment: 15

EXPY Cancellation because of completion of term