JPH03261196A - 多層配線基板およびその製造方法 - Google Patents

多層配線基板およびその製造方法

Info

Publication number
JPH03261196A
JPH03261196A JP2060197A JP6019790A JPH03261196A JP H03261196 A JPH03261196 A JP H03261196A JP 2060197 A JP2060197 A JP 2060197A JP 6019790 A JP6019790 A JP 6019790A JP H03261196 A JPH03261196 A JP H03261196A
Authority
JP
Japan
Prior art keywords
insulating
conductor
hole
ceramic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2060197A
Other languages
English (en)
Inventor
Minehiro Itagaki
峰広 板垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2060197A priority Critical patent/JPH03261196A/ja
Publication of JPH03261196A publication Critical patent/JPH03261196A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は絶縁基板の両面を絶縁基板に設けられたスルー
ホールを介して電気的に接続した多層配線基板およびそ
の製造方法に関するものである。
従来の技術 近年、セラミック多層配線基板は、熱伝導性や耐熱性、
化学的耐久性で有機材料基板より優れた特性を有してお
り、電子機器の小型化、多様化に伴い、高密度配線、高
密度実装基板として使用されるようになってきた。
以下、図面を参照しながら、従来のセラミック多層配線
基板とその製造方法について説明する。
第5図(a)および(b)は従来のセラミック多層配線
基板の構成を示すものであり、同図(a)において、1
1はセラミック基板、12はスルーホール、13は導体
層、14は絶縁層である。
上記構成についてその製造方法を第5図とともに第6図
を用いて説明すると、図に示すように、スルーホール1
2を有する焼成済みのセラミック基板11上の所望の領
域に基板の両面を電気的に接続するためのスルーホール
12の内壁を含めて厚膜導体ペーストをスクリーン印刷
により印刷し、焼成して導体層13を形成する。その後
厚膜絶縁ペーストをセラミック基板11上の所望の領域
に印刷焼成し絶縁層14を形成する。このとき第5図(
a)に示すようにスルーホール12の上には絶縁層14
を形成しない。さらに前記焼成済みの絶縁層14上の所
望の領域に再び厚膜導体ペーストを印刷し、焼成して導
体層13を形成する。このように導体ペーストと絶縁ペ
ーストの印刷、焼成を所望の回数繰り返すことによって
セラミック多層配線基板を得ていた。
発明が解決しようとする課題 しかしながら、上記従来のセラミック多層配線基板では
スルーホール12がセラミック基板11の表面に残り、
絶縁層14上の配線パターンを設計する場合制約が大き
くなってしまう。また第5図(b)に示すように、スル
ーホール12の上部に絶縁層14を形成しても、スルー
ホール12の部分で絶縁層14の表面に凹状部15が発
生し、スルーホール12の上面に配線パターンを形成す
るのが困難となる。本発明はこのような従来の課題を解
決するもので、スルーホールが絶縁層表面に残らず、し
たがってスルーホールの上面で絶縁層表面が凹状になら
ないのでスルーホールの上面にも配線パターンの形成が
可能となる多層配線基板を提供することを目的とする。
課題を解決するための手段 本発明は上記ツ的を達成するために、絶縁基板の両面を
スルーホールを介して導体層で電気的に接続し、かつ導
体層と絶縁層を交互に積み重ねて構成する場合、セラミ
ック製円柱材をスルーホールに挿入した構成とするもの
である。
その製造方法は、スルーホールを有する焼成済み絶縁基
板上の所望の領域に、その絶縁基板の両面をスルーホー
ルを介して電気的に接続するように導体ペーストで導体
層を形成した後焼成を行う工程と、前記スルーホールの
両開口部に融点が導体層および絶縁層の焼成温度より高
くかつ円柱の直径が導体層を形成したスルーホールの導
体部分の内径以下で円柱の高さが絶縁基板の厚みと等し
いセラミック製円柱材をスルーホールに挿入する工程と
、絶縁基板上の所望の領域に、ガラスもしくはガラスセ
ラミックからなる絶縁ペーストで絶縁層を絶縁基板の両
面に印刷して形成した後、焼成して絶縁層を設ける工程
と、さらに焼成済み絶縁層上の所望の領域に導体ペース
トを印刷して形成した後、焼成して導体層を設ける工程
とからなり、さらに必要とする配線パターンの多層化に
対応して上記の絶縁層と導体層を形成する工程を交互に
繰り返すことにより多層化する工程とから構成されるも
のである。
作用 本発明は、上記した構成によりスルーホールを有する焼
成済み絶縁基板のスルーホールの内壁に導体層を形成し
た後、そのスルーホールに融点が導体層および絶縁層の
焼成温度より高く、かつ円柱の直径が導体層を形成した
スルーホールの導体部分の内径よりも大きくスルーホー
ルの直径以下で、高さが基板の厚みと同しであるセラミ
ック製円柱材をスルーホールに挿入するので、絶縁層を
スルーホールの上面の部分にも形成することができ、ス
ルーホールが表面に残らず、またスルーホールの上面に
凹状部を発生することがないことから、絶縁層上に配線
パターンを設計する場合制約を受けることがない。
実施例 以下、本発明の一実施例について第1図、第2図を参照
しながら説明する。
図において、1はアルミナ等からなる絶縁基板、2はス
ルーホール、3は銀パラジウムまたは銀または金等から
なる導体層、4はアルミナ等からなるセラミック製円柱
材で、スルーホール2の上部を含む絶縁基板1の必要と
する面上には絶縁層5が形成されている。つぎにその製
造方法は、直径が0.40+wnのスルーホール2を有
する焼成済みの絶縁基板1(厚み=0.80+m)上の
設計された配線パターン上および絶縁基板lの両面を電
気的に接続するようにスルーホール2の内壁に銀パラジ
ウムペーストを印刷して設け、大気中にて800〜90
0℃で焼成し導体層3を形成する。このとき導体層3を
形成したスルーホール2の導体部分の内径は約0.35
mであった。なお銀パラジウムペーストは平均粒径2μ
mの銀パラジウム粉末を用い、ペースト作製のためのビ
ヒクルは、ターピネオール、ベンジルアルコールそして
ブチルカルピトールアセテートの混合液を溶剤とし、有
機バインダ(結合剤)のエチルセルロースを溶解したも
のを用い、前記銀パラジウム粉末と混練してペーストと
した。次に直径が0.35m。
高さが0.80mのセラミック製円柱材4をスルーホー
ル2に挿入する。その後、ホウケイ酸バリウム系結晶化
ガラス粉末(平均粒径2μm〉と、エチルセルロースを
ターピネオール、ベンジルアルコールそしてブチルカル
ピトールアセテートの混合溶剤で溶解したビヒクルを混
練して作製した絶縁ペーストを前記絶縁基板1の両1面
の必要とする部分に印刷し、大気中にて800〜900
℃で焼威し絶縁層5を形成する。次にその絶縁層5上の
設計された配線パターン上に銀パラジウムペーストを印
刷し、再び大気中にて800〜900℃で焼威し導体層
3を形成する。
上記実施例によればセラミック製円柱材4を絶縁基板1
に設けられたスルーホール2に挿入しているためその上
面にも絶縁層5や導体層3を自由に形成することが可能
となる。次に本発明の他の実施例を第3図、第4図を用
いて第1図と同一部分については同一番号を付して詳し
い説明を省略し、相違する点について説明する。
第3図、第4図において前記実施例と相違する点は、銀
パラジウムよりなる導体層3に代えて銅またはニッケル
よりなる導体層6を、またホウケイ酸バリウム系結晶化
ガラスよりなる絶縁層5に代えてホウケイ酸鉛系ガラス
粉末とアルミナ粉末を重量比50対50に配合した無機
組成物よりなる絶縁層7を使用し、さらに導体層6と絶
縁層7の焼成雰囲気を大気中に代えて窒素雰囲気中とし
、焼成温度を800〜900℃に代えて600〜900
℃とした点にある。なおこの相違点に従い銅ペースト作
製時に使用するエチルセルロースに代えてポリメチルメ
タアクリレートを、また絶縁ペースト作製時に使用する
エチルセルロースに代えてアクリル系樹脂を使用した。
この構成により前記実施例と同等の効果が得られるもの
である。      r なお、実施例においてセラミック製円柱材の主成分はア
ルミナの他にシリカ、ジルコニア、チタニア、マグネシ
ア、ベリリア、窒化アルミニウム、ll化珪素、ムライ
ト、フォルステライト、ステアタイト、コージェライト
等のセラミック材料を使用することができ、アルミナに
よるセラミック製円柱材4を使用した時と同等の効果が
得られるものである。
発明の効果 以上の実施例から明らかなように本発明によれば、導体
層がその内壁に設けられたスルーホールに導体層および
絶縁層の焼成温度より融点が高く、また円柱の厘径が導
体層を形成したスルーホールの導体部分の内径以下で円
柱の高さが絶縁基板の厚みと等しいセラミック製円柱材
をスルーホールに挿入しているので、絶縁層をスルーホ
ールの上面部分にも形成することができ、したがってス
ルーホールが絶縁基板の表面に残らず、また、スルーホ
ールの上の部分に凹状部を発生することがないことから
、絶縁層上に配線パターンを設計する場合制約を受ける
ことがなく、スルーホールの上部にも配線が可能となり
、さらに電気回路の多層化、高密度実装化に効果が得ら
れるものである。
【図面の簡単な説明】
第1図は本発明の一実施例における多層配線基板の部分
断面図、第2図は同実施例の製造方法を示す工程図、第
3図は他の実施例における多層配線基板の部分断面図、
第4図は他の実施例の製造方法を示す工程図、第5図(
a) 、 (b)は従来のセラミック多層配線基板の部
分断面図、第6図は従来の製造方法を示す工程図である
。 1・・・・・・絶縁基板、2・・・・・・スルーホール
、3・・・・・・導体層、4・・・・・・セラミック製
円柱材、5・・・・・・絶縁層。

Claims (4)

    【特許請求の範囲】
  1. (1)絶縁基板の両面の導体層をその絶縁基板に穿孔さ
    れたスルーホールの内壁に設けられた導体層で電気的に
    接続し、セラミック製円柱材を前記スルーホールに挿入
    し、前記絶縁基板の両面に導体層と絶縁層を交互に積み
    重ねて構成した多層配線基板。
  2. (2)セラミック製円柱材を構成するセラミックの融点
    が導体層および絶縁層の焼成温度よりも高く、かつ前記
    セラミック製円柱材の直径が導体層を設けたスルーホー
    ルの導体部分の内径以下で、セラミック製円柱材の高さ
    が絶縁基板の厚みと等しい請求項1記載の多層配線基板
  3. (3)導体層の主成分がAg,Pd/Ag,Au,Cu
    ,Niであり、セラミック製円柱材を構成するセラミッ
    クがアルミナ,シリカ,ジルコニア,チタニア,マグネ
    シア,ベリリア,窒化アルミニウム,窒化珪素,炭化珪
    素,ムライト,フォルステライト,ステアタイト,コー
    ジェライトである請求項1記載の多層配線基板。
  4. (4)スルーホールを有する焼成済み絶縁基板上の設計
    された配線パターン上に、前記絶縁基板の両面をスルー
    ホールの内壁を介して電気的に接続するように導体ペー
    ストで導体層を形成した後焼成を行う工程と、前記スル
    ーホールの内部に導体ペーストおよび絶縁ペーストの焼
    成温度より融点が高くかつ円柱材の直径が導体を形成し
    たスルーホールの導体部分の内径以下で円柱材の高さが
    前記絶縁基板の厚みと等しいセラミック製円柱材をスル
    ーホールに挿入する工程と、前記絶縁基板の両面の必要
    とする部分にガラスもしくはガラスセラミックからなる
    絶縁ペーストで絶縁層を形成した後焼成を行う工程と、
    前記焼成済み絶縁層上の設計された配線パターン上に導
    体ペーストで導体層を形成した後焼成を行う工程と、前
    記絶縁ペーストで絶縁層を形成し焼成する工程と前記導
    体ペーストで導体層を形成し焼成する工程を交互に繰り
    返すことにより配線パターンを多層化する工程とからな
    る多層配線基板の製造方法。
JP2060197A 1990-03-12 1990-03-12 多層配線基板およびその製造方法 Pending JPH03261196A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2060197A JPH03261196A (ja) 1990-03-12 1990-03-12 多層配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2060197A JPH03261196A (ja) 1990-03-12 1990-03-12 多層配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH03261196A true JPH03261196A (ja) 1991-11-21

Family

ID=13135190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2060197A Pending JPH03261196A (ja) 1990-03-12 1990-03-12 多層配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH03261196A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176865A (ja) * 1992-05-28 1995-07-14 Nikko Co スルーホールを内包する多層セラミック配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176865A (ja) * 1992-05-28 1995-07-14 Nikko Co スルーホールを内包する多層セラミック配線基板

Similar Documents

Publication Publication Date Title
KR0179404B1 (ko) 세라믹기판과 그 제조방법
JP3765627B2 (ja) 多層回路基板及びその製造方法
JPH01282890A (ja) 多層回路の製造方法
JPH0634450B2 (ja) 多層回路の製造方法
US4914260A (en) Ceramic multi-layer printed circuit boards
JPH11510963A (ja) セラミック多層基板の製造方法
JPH03261196A (ja) 多層配線基板およびその製造方法
JPH03259596A (ja) 多層配線基板およびその製造方法
JPH08125339A (ja) 多層配線基板の製造方法
JPH09298368A (ja) セラミック配線基板
JPH0340490A (ja) セラミック多層配線基板とその製造方法
JPH0340491A (ja) セラミック多層配線基板とその製造方法
JPS63257107A (ja) メタライズ組成物
JPS6030196A (ja) 多層回路基板の製造方法
JP2551046B2 (ja) 多層回路基板
KR20050086589A (ko) 다층 ltcc 및 ltcc―m 기판상에 고전력 소자의향상된 온도 제어를 위한 방법 및 구조물
JPH03241788A (ja) 多層基板
JPH0637454A (ja) 多層配線セラミック基板およびその製造方法
JP2605306B2 (ja) 多層回路基板
JP2976088B2 (ja) 側面電極を有する表面実装用部品とその製造方法
JPH10215074A (ja) セラミック多層基板およびその製造方法
JPH0588557B2 (ja)
JPH0380358B2 (ja)
JPH0321107B2 (ja)
JPH0320915B2 (ja)