JPH08111460A - 多層配線の構造および製造方法 - Google Patents
多層配線の構造および製造方法Info
- Publication number
- JPH08111460A JPH08111460A JP7183766A JP18376695A JPH08111460A JP H08111460 A JPH08111460 A JP H08111460A JP 7183766 A JP7183766 A JP 7183766A JP 18376695 A JP18376695 A JP 18376695A JP H08111460 A JPH08111460 A JP H08111460A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- metal
- metal film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
- H10W20/0633—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material using subtractive patterning of the conductive members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
- H10W20/0693—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs by forming self-aligned vias
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】多層配線において、上下層配線の接続部分のマ
スク目合わせ余裕を少なくして高密度配線を実現させ
る。 【構成】絶縁膜の上に第１の金属膜１３、第１のバリア
メタル膜１４、第２の金属膜１５および第２のバリアメ
タル膜１６を順次堆積し、第２のバリアメタル膜、第２
の金属膜、第１のバリアメタル膜および第１の金属膜を
同一マスクを使用して順次選択的にエッチングし、前記
同一マスクとは異なる別のマスクを使用して第２のバリ
アメタル膜および第２の金属膜を順次選択的にエッチン
グして金属柱を形成し、その後全面に層間絶縁膜１７を
堆積し、この層間膜を金属柱上面の第２のバリアメタル
膜の上面が露呈するまで研磨し、次に全面に第３の金属
膜を堆積し、この第３の金属膜を選択的にエッチングし
て前記金属柱を介して下層配線１３と接続される上層配
線１９を形成する。
スク目合わせ余裕を少なくして高密度配線を実現させ
る。 【構成】絶縁膜の上に第１の金属膜１３、第１のバリア
メタル膜１４、第２の金属膜１５および第２のバリアメ
タル膜１６を順次堆積し、第２のバリアメタル膜、第２
の金属膜、第１のバリアメタル膜および第１の金属膜を
同一マスクを使用して順次選択的にエッチングし、前記
同一マスクとは異なる別のマスクを使用して第２のバリ
アメタル膜および第２の金属膜を順次選択的にエッチン
グして金属柱を形成し、その後全面に層間絶縁膜１７を
堆積し、この層間膜を金属柱上面の第２のバリアメタル
膜の上面が露呈するまで研磨し、次に全面に第３の金属
膜を堆積し、この第３の金属膜を選択的にエッチングし
て前記金属柱を介して下層配線１３と接続される上層配
線１９を形成する。
Description
【０００１】
【産業上の利用分野】本発明は微細集積回路で使用する
多層配線に関し、特にを成し遂げる微細配線の構造およ
びその製法に関する。
多層配線に関し、特にを成し遂げる微細配線の構造およ
びその製法に関する。
【０００２】
【従来の技術】半導体集積回路は、年々高集積化が促進
されてきており、それに伴い配線幅が縮小されると共
に、更にチップ面積を縮小するために多層配線技術が重
要になっってきている。
されてきており、それに伴い配線幅が縮小されると共
に、更にチップ面積を縮小するために多層配線技術が重
要になっってきている。
【０００３】従来の多層配線構造の平面図を図６（ａ）
に，図中のＡ−Ａ´に沿った断面図を図６（ｂ）に示
す。以降に、その製法を以降に説明する。半導体基板１
の上に形成したフィールド酸化膜２の上にアルミニウム
からなる下層配線９を形成した後に、全面に層間絶縁膜
７を形成する。次に、層間絶縁膜の上にスピンオングラ
ス（ＳＯＧ）膜１０を堆積した後エッチバックして上面
を平坦化し、下層配線９上の層間絶縁膜７を選択的にエ
ッチングしてスルーホール１１を開口する。その後、ス
ルーホール１１を含む表面にアルミニウムの金属膜を堆
積し、これをパターンニングして下層配線９と接続され
た上層配線８を形成していた。ここで、図６（ｂ）の断
面形状からも分るように、層間絶縁膜７のエッチングは
２段階で行い、いわゆる杯型スルーホールにすることに
より、スルーホール１１の開口が或程度微細化しても、
スルーホール１１内に配線金属が埋められるような工夫
が行われていた。
に，図中のＡ−Ａ´に沿った断面図を図６（ｂ）に示
す。以降に、その製法を以降に説明する。半導体基板１
の上に形成したフィールド酸化膜２の上にアルミニウム
からなる下層配線９を形成した後に、全面に層間絶縁膜
７を形成する。次に、層間絶縁膜の上にスピンオングラ
ス（ＳＯＧ）膜１０を堆積した後エッチバックして上面
を平坦化し、下層配線９上の層間絶縁膜７を選択的にエ
ッチングしてスルーホール１１を開口する。その後、ス
ルーホール１１を含む表面にアルミニウムの金属膜を堆
積し、これをパターンニングして下層配線９と接続され
た上層配線８を形成していた。ここで、図６（ｂ）の断
面形状からも分るように、層間絶縁膜７のエッチングは
２段階で行い、いわゆる杯型スルーホールにすることに
より、スルーホール１１の開口が或程度微細化しても、
スルーホール１１内に配線金属が埋められるような工夫
が行われていた。
【０００４】しかし、配線幅が更に狭くなり、それに伴
いスルーホール開口が更に狭くなると、下層配線９上の
層間絶縁膜７の膜厚とスルーホール開口部の幅の比であ
るアスペクト比が大きくなり、スルーホール開口部での
上層配線８の金属のステップカバレジが悪くなり、この
部分での配線抵抗の増大やエレクトロマイグレーション
不良、更には配線金属が断線するという問題がある。
いスルーホール開口が更に狭くなると、下層配線９上の
層間絶縁膜７の膜厚とスルーホール開口部の幅の比であ
るアスペクト比が大きくなり、スルーホール開口部での
上層配線８の金属のステップカバレジが悪くなり、この
部分での配線抵抗の増大やエレクトロマイグレーション
不良、更には配線金属が断線するという問題がある。
【０００５】これを改良するために、スルーホール開口
内にタングステン（Ｗ）やモリブデン（ＭO）などをＣ
ＶＤ法やスパッタ法で埋込む方法が行われてきたが、膜
圧の堆積速度の制御性が困難なことや、素子へのダメー
ジの問題がのこる。
内にタングステン（Ｗ）やモリブデン（ＭO）などをＣ
ＶＤ法やスパッタ法で埋込む方法が行われてきたが、膜
圧の堆積速度の制御性が困難なことや、素子へのダメー
ジの問題がのこる。
【０００６】そこで、更なる改良として、下層配線上に
設けたスルーホール内に金属を埋込むのではなく、下層
配線の上に金属ピラーを形成しから層間絶縁膜を堆積
し、この層間絶縁膜をエッチングして金属ピラーの上面
を露呈させた上に、上層配線を形成する方法が特開平１
ー１９１４４４号公報で提案されている。以下にその概
要を説明する。
設けたスルーホール内に金属を埋込むのではなく、下層
配線の上に金属ピラーを形成しから層間絶縁膜を堆積
し、この層間絶縁膜をエッチングして金属ピラーの上面
を露呈させた上に、上層配線を形成する方法が特開平１
ー１９１４４４号公報で提案されている。以下にその概
要を説明する。
【０００７】先ず、図７（ａ）に示すように、半導体基
板１上のフィールド酸化膜２の上にアルミニウム層３お
よびタングステン層４を積み、これをパターンニングし
て下層配線５を形成する。次に、全面にＣＶＤ酸化膜を
堆積した後、これをエッチングして配線５の側壁にテー
パー状のＣＶＤ酸化膜６を残す。
板１上のフィールド酸化膜２の上にアルミニウム層３お
よびタングステン層４を積み、これをパターンニングし
て下層配線５を形成する。次に、全面にＣＶＤ酸化膜を
堆積した後、これをエッチングして配線５の側壁にテー
パー状のＣＶＤ酸化膜６を残す。
【０００８】その後、図７（ｂ）に示すように、全面に
アルミミウム層７を堆積させ、金属ピラー形成部にフォ
トレジスト８をパターンニングする。次に、図７（ｃ）
に示すように、レジスト８をマスクにしてアルミニウム
層７を異方性エッチングしてピラー７Ａを形成してか
ら、常温でのＥＣＲプラズマＣＶＤ酸化膜９を堆積しす
る。
アルミミウム層７を堆積させ、金属ピラー形成部にフォ
トレジスト８をパターンニングする。次に、図７（ｃ）
に示すように、レジスト８をマスクにしてアルミニウム
層７を異方性エッチングしてピラー７Ａを形成してか
ら、常温でのＥＣＲプラズマＣＶＤ酸化膜９を堆積しす
る。
【０００９】次に、不要なＥＣＲプラズマ酸化膜および
フォトレジスト８を除去する。最後に、アルミニウム層
１０およびチタン層１１を堆積し、これらをパターンニ
ングして上層配線１２を形成するものである（図７
（ｄ））。
フォトレジスト８を除去する。最後に、アルミニウム層
１０およびチタン層１１を堆積し、これらをパターンニ
ングして上層配線１２を形成するものである（図７
（ｄ））。
【００１０】
【発明が解決しようとする課題】上述のように、色々な
方法で微細多層配線の構造や製法が提案され使用されて
きたが、そのいずれも下層配線を形成した後で、その上
部に上層配線と下層配線を接続するためのスルーホール
の開口や金属ピラーを形成している。
方法で微細多層配線の構造や製法が提案され使用されて
きたが、そのいずれも下層配線を形成した後で、その上
部に上層配線と下層配線を接続するためのスルーホール
の開口や金属ピラーを形成している。
【００１１】従って、図６に示す従来技術においては、
下層配線上に形成するスルーホールの位置が多少ずれて
も、スルーホールが完全に下層配線金属上に載るように
マスクの目合わせ余裕が必要になり、その目合わせ余裕
として、スルーホールを設ける部分の下層配線の幅を広
くした太らせ部を設けていた。この理由は、もしスルー
ホールが完全に下層配線の上に載らないと、上下配線間
で接続不良を起す危険性が高くなるためである。そこで
例えば、スルーホールの大きさを０．６μｍ□とする
と、この余裕として０．２μｍ程度を見込んでいた。こ
のために、図６（ａ）に示すように配線が隣接して平行
に走る場合において、互いに向い合うスルーホールが有
る場合には０．４μｍ分の余分な余裕が必要になってい
た。
下層配線上に形成するスルーホールの位置が多少ずれて
も、スルーホールが完全に下層配線金属上に載るように
マスクの目合わせ余裕が必要になり、その目合わせ余裕
として、スルーホールを設ける部分の下層配線の幅を広
くした太らせ部を設けていた。この理由は、もしスルー
ホールが完全に下層配線の上に載らないと、上下配線間
で接続不良を起す危険性が高くなるためである。そこで
例えば、スルーホールの大きさを０．６μｍ□とする
と、この余裕として０．２μｍ程度を見込んでいた。こ
のために、図６（ａ）に示すように配線が隣接して平行
に走る場合において、互いに向い合うスルーホールが有
る場合には０．４μｍ分の余分な余裕が必要になってい
た。
【００１２】また、特開平１ー１９１４４４号公報で提
案された方法においても同様のことが言え、金属ピラー
７Ａの幅よりも下層配線５の幅を広くする必要がある。
案された方法においても同様のことが言え、金属ピラー
７Ａの幅よりも下層配線５の幅を広くする必要がある。
【００１３】このように、配線幅自体を縮小しても、ス
ルーホール部や金属ピラー部での太らせ部のために、配
線の高密化を妨げているという問題があった。
ルーホール部や金属ピラー部での太らせ部のために、配
線の高密化を妨げているという問題があった。
【００１４】従って、本発明の目的は、多層配線におい
て、下層配線と上層配線配線との接続部分で上述した太
らせ部をなくすことにより、配線密度を向上させること
にある。
て、下層配線と上層配線配線との接続部分で上述した太
らせ部をなくすことにより、配線密度を向上させること
にある。
【００１５】
【課題を解決するための手段】本発明の多層配線構造
は、半導体基板上に形成した絶縁膜上に設けられ、下層
配線と上層配線が金属柱を介して接続される多層配線構
造において、前記下層配線の幅と前記金属柱の幅が略同
じである。
は、半導体基板上に形成した絶縁膜上に設けられ、下層
配線と上層配線が金属柱を介して接続される多層配線構
造において、前記下層配線の幅と前記金属柱の幅が略同
じである。
【００１６】その製造方法は、半導体基板上に形成した
絶縁膜の上に第１の金属膜、第１のバリアメタル膜、第
２の金属膜および第２のバリアメタル膜を順次堆積する
工程と、前記第２のバリアメタル膜、第２の金属膜、第
１のバリアメタル膜および第１の金属膜を同一マスクを
使用して順次エッチングして下層配線パターンを形成す
る第１の選択的エッチング工程と、前記同一マスクとは
異なる別のマスクを使用して前記第２のバリアメタル膜
および第２の金属膜を順次エッチングして前記第２のバ
リアメタル膜および前記第２の金属膜から成る金属柱を
形成する第２の選択的エッチング工程と、全面に層間絶
縁膜を堆積する工程と、前記層間膜を前記第２のバリア
メタル膜の上面が露呈するまで研磨する工程と、全面に
第３の金属膜を堆積する工程と、前記第３の金属膜を選
択的にエッチングして前記金属柱を介して前記下層配線
と接続される上層配線を形成する工程とを含む。
絶縁膜の上に第１の金属膜、第１のバリアメタル膜、第
２の金属膜および第２のバリアメタル膜を順次堆積する
工程と、前記第２のバリアメタル膜、第２の金属膜、第
１のバリアメタル膜および第１の金属膜を同一マスクを
使用して順次エッチングして下層配線パターンを形成す
る第１の選択的エッチング工程と、前記同一マスクとは
異なる別のマスクを使用して前記第２のバリアメタル膜
および第２の金属膜を順次エッチングして前記第２のバ
リアメタル膜および前記第２の金属膜から成る金属柱を
形成する第２の選択的エッチング工程と、全面に層間絶
縁膜を堆積する工程と、前記層間膜を前記第２のバリア
メタル膜の上面が露呈するまで研磨する工程と、全面に
第３の金属膜を堆積する工程と、前記第３の金属膜を選
択的にエッチングして前記金属柱を介して前記下層配線
と接続される上層配線を形成する工程とを含む。
【００１７】
【実施例】以降、本発明について図面を参照して説明す
る。
る。
【００１８】図１（ａ）〜（ｃ）は本発明の第１の実施
例の多層配線構造を示す図であり、図１（ａ）はその平
面図、図１（ｂ）は図１（ａ）に示すＡ−Ａ′に沿った
断面図、図１（ｃ）はＢ−Ｂ′に沿った断面図である。
図において、１は半導体基板、２はフィールド酸化膜、
１３は下層配線、１４はバリアメタル膜、１５は下層配
線と上層配線を接続する金属柱、１６はバリアメタル
膜、１９は上層配線である。
例の多層配線構造を示す図であり、図１（ａ）はその平
面図、図１（ｂ）は図１（ａ）に示すＡ−Ａ′に沿った
断面図、図１（ｃ）はＢ−Ｂ′に沿った断面図である。
図において、１は半導体基板、２はフィールド酸化膜、
１３は下層配線、１４はバリアメタル膜、１５は下層配
線と上層配線を接続する金属柱、１６はバリアメタル
膜、１９は上層配線である。
【００１９】以降に、図２（ａ）〜（ｃ）および図３
（ａ）〜（ｂ）を用いて、上記第１の実施例の多層配線
構造の製造方法を説明する。先ず、図２（ａ）に示すよ
うに、半導体基板１の上に形成したフィールド酸化膜２
の上に、スパッタ法により第１の金属膜２３、第１のバ
リヤメタル膜２４、第２の金属膜２５および第２のバリ
アメタル膜２６を全面に順次堆積する。
（ａ）〜（ｂ）を用いて、上記第１の実施例の多層配線
構造の製造方法を説明する。先ず、図２（ａ）に示すよ
うに、半導体基板１の上に形成したフィールド酸化膜２
の上に、スパッタ法により第１の金属膜２３、第１のバ
リヤメタル膜２４、第２の金属膜２５および第２のバリ
アメタル膜２６を全面に順次堆積する。
【００２０】ここで例えば、第１の金属膜２３は厚さ
０．５μｍのアルミニウム膜から成り、第１のバリアメ
タル膜２４は厚さ５０ｎｍのチタン膜と厚さ１００ｎｍ
の窒化チタン膜をこの順に堆積した２層から成る。ま
た、第２の金属膜２５は第１の金属膜と同じ材質であり
で厚さは０．８μｍであり、第２のバリアメタル膜２６
は厚さ３０ｎｍのチタン膜および厚さ８０ｎｍの窒化チ
タン膜をこの順に堆積して構成される。
０．５μｍのアルミニウム膜から成り、第１のバリアメ
タル膜２４は厚さ５０ｎｍのチタン膜と厚さ１００ｎｍ
の窒化チタン膜をこの順に堆積した２層から成る。ま
た、第２の金属膜２５は第１の金属膜と同じ材質であり
で厚さは０．８μｍであり、第２のバリアメタル膜２６
は厚さ３０ｎｍのチタン膜および厚さ８０ｎｍの窒化チ
タン膜をこの順に堆積して構成される。
【００２１】次に、図２（ｂ）に示すように、フォトレ
ジスト膜を全面に塗布した後、下層配線形となる領域に
フォトレジスト２７を残し、これをマスクにして第２の
バリアメタル膜２６、第２の金属膜２５、第１のバリア
メタル膜２４および第１の金属膜２３をｃｌ2＋Ｂｃｌ3
のガス雰囲気で反応性スパッタエッチングにより、選択
的に順次エッチングする。この工程によって、下層配線
となるパターン１３、１４ができあがる。
ジスト膜を全面に塗布した後、下層配線形となる領域に
フォトレジスト２７を残し、これをマスクにして第２の
バリアメタル膜２６、第２の金属膜２５、第１のバリア
メタル膜２４および第１の金属膜２３をｃｌ2＋Ｂｃｌ3
のガス雰囲気で反応性スパッタエッチングにより、選択
的に順次エッチングする。この工程によって、下層配線
となるパターン１３、１４ができあがる。
【００２２】その後、フォトレジスト２７を除去し、図
２（ｃ）に示すように、下層配線と上層配線とを接続す
る位置に金属柱を形成するためにフォトレジスト２８を
パターンニングする。続いて、フォトレジスト２８をマ
スクにして、第２のバリアメタル層２６および第２の金
属層２５をｃｌ2＋Ｂｃｌ3のガス雰囲気で反応性スパッ
タエッチングを用いて順次エッチング除去すると、金属
柱となる１５、１６ができる。ここで、第１のバリアメ
タル膜１４はアルミニウムに比べてエッチングレートが
小さいため、その下層にあるアルミニウム配線１３に対
してエッチングストッパーとして働く。
２（ｃ）に示すように、下層配線と上層配線とを接続す
る位置に金属柱を形成するためにフォトレジスト２８を
パターンニングする。続いて、フォトレジスト２８をマ
スクにして、第２のバリアメタル層２６および第２の金
属層２５をｃｌ2＋Ｂｃｌ3のガス雰囲気で反応性スパッ
タエッチングを用いて順次エッチング除去すると、金属
柱となる１５、１６ができる。ここで、第１のバリアメ
タル膜１４はアルミニウムに比べてエッチングレートが
小さいため、その下層にあるアルミニウム配線１３に対
してエッチングストッパーとして働く。
【００２３】その後、フォトレジスト２８を除去し、図
３（ａ）に示すように、化学気相成長法により全面に層
間絶縁膜１７を堆積し、次いで化学的機械的研磨法（Ｃ
ＭＰ）を用いて、第２のバリアメタル膜１６の上面が露
出するまで層間絶縁膜１７を研磨する。ここで、層間絶
縁膜としては例えば、酸化膜を使用すれば良い。
３（ａ）に示すように、化学気相成長法により全面に層
間絶縁膜１７を堆積し、次いで化学的機械的研磨法（Ｃ
ＭＰ）を用いて、第２のバリアメタル膜１６の上面が露
出するまで層間絶縁膜１７を研磨する。ここで、層間絶
縁膜としては例えば、酸化膜を使用すれば良い。
【００２４】次に、全面にアルミニウム膜２９を堆積し
た後、上層配線を形成する場所にフォトレジスト３０を
パターンニングする（図３（ｂ））。最後に、フォトレ
ジスト３０をマスクにして、ｃｌ2＋Ｂｃｌ3のガス雰囲
気で反応性スパッタエッチング法により第３の金属膜と
してアルミニウム膜２９をエッチングして上層配線１６
を形成すると、図１（ａ）〜（ｃ）に示す構造が得られ
る。
た後、上層配線を形成する場所にフォトレジスト３０を
パターンニングする（図３（ｂ））。最後に、フォトレ
ジスト３０をマスクにして、ｃｌ2＋Ｂｃｌ3のガス雰囲
気で反応性スパッタエッチング法により第３の金属膜と
してアルミニウム膜２９をエッチングして上層配線１６
を形成すると、図１（ａ）〜（ｃ）に示す構造が得られ
る。
【００２５】ここで、図３（ｂ）に示す工程において、
上層配線をパターンニングするためのフォトレジスト３
０に、金属柱１５、１６に対して目合わせ余裕を持たせ
てはいない。この理由は、アルミニウム膜２９をエッチ
ングするときに、金属柱の表面にあるバリアメタル膜１
６が金属柱１５のエッチングストッパーとして働くため
である。従って、フォトレジスト３０のパターンが金属
柱に対して多少ずれていても、金属柱１５はエッチング
されることなく、その上層にあるアルミニウム膜２９の
みを選択的にエッチングできるため、上層配線１９と金
属柱１６、１５は確実に接続できる。
上層配線をパターンニングするためのフォトレジスト３
０に、金属柱１５、１６に対して目合わせ余裕を持たせ
てはいない。この理由は、アルミニウム膜２９をエッチ
ングするときに、金属柱の表面にあるバリアメタル膜１
６が金属柱１５のエッチングストッパーとして働くため
である。従って、フォトレジスト３０のパターンが金属
柱に対して多少ずれていても、金属柱１５はエッチング
されることなく、その上層にあるアルミニウム膜２９の
みを選択的にエッチングできるため、上層配線１９と金
属柱１６、１５は確実に接続できる。
【００２６】次に、本発明の製造方法を使用した第２実
施例の多層配線構造の平面図を図４に示す。ここで、第
１の構造との違いは、金属柱の長さａを上層配線１９よ
りも広くしている点である。このように、金属柱の長さ
広くするすることにより、上層配線を形成するためのレ
ジストパターン３０が金属柱の長さ方向に多少ずれて
も、上層配線１９の下面はその全幅が金属柱と接続され
るため、第１の構造よりも接続抵抗を低くできる。
施例の多層配線構造の平面図を図４に示す。ここで、第
１の構造との違いは、金属柱の長さａを上層配線１９よ
りも広くしている点である。このように、金属柱の長さ
広くするすることにより、上層配線を形成するためのレ
ジストパターン３０が金属柱の長さ方向に多少ずれて
も、上層配線１９の下面はその全幅が金属柱と接続され
るため、第１の構造よりも接続抵抗を低くできる。
【００２７】尚、金属柱の長さａは、ａ＝上層配線の幅
ｃ＋上層配線の目合わせ余裕となる。
ｃ＋上層配線の目合わせ余裕となる。
【００２８】次に、本発明の製造方法を使用した第３の
実施例の多層配線構造を説明する。図５は第３の多層配
線構造の平面図である。複数の上層配線１９を近接して
配線し、且つ下層配線１３との接続を取る場合は、金属
柱の幅ｂは ｂ＝上層配線の幅ｃ×上層配線数ｎ＋配線間隔ｄ×（上
層配線数ｎ−１）＋配線１本分の目合わせ余裕＝ｎ本の
配線を平行に配設する幅 となる。
実施例の多層配線構造を説明する。図５は第３の多層配
線構造の平面図である。複数の上層配線１９を近接して
配線し、且つ下層配線１３との接続を取る場合は、金属
柱の幅ｂは ｂ＝上層配線の幅ｃ×上層配線数ｎ＋配線間隔ｄ×（上
層配線数ｎ−１）＋配線１本分の目合わせ余裕＝ｎ本の
配線を平行に配設する幅 となる。
【００２９】同様のことを従来技術を用いて行うと、 ｎ本の配線を平行に配設する幅＝（上層配線の幅ｃ＋配
線１本分の目合わせ余裕）×上層配線数ｎ＋配線間隔ｄ
×（上層配線数ｎ−１） となる。従って、本発明を使用すると、従来に比べて
（配線１本分の目合わせ余裕）×（上層配線数ｎー１）
分の面積を小さくできる。
線１本分の目合わせ余裕）×上層配線数ｎ＋配線間隔ｄ
×（上層配線数ｎ−１） となる。従って、本発明を使用すると、従来に比べて
（配線１本分の目合わせ余裕）×（上層配線数ｎー１）
分の面積を小さくできる。
【００３０】以上に本発明の実施例を述べたが、下層配
線、金属柱および上層配線の材質として、エレクトロマ
イグレーションに強くするためにアルミニウムにシリコ
ンや銅を混入した合金を用いてもよいことは勿論であ
る。また、バリアメタルの材質としてはタングステンな
どの高融点金属を用いることができる。
線、金属柱および上層配線の材質として、エレクトロマ
イグレーションに強くするためにアルミニウムにシリコ
ンや銅を混入した合金を用いてもよいことは勿論であ
る。また、バリアメタルの材質としてはタングステンな
どの高融点金属を用いることができる。
【００３１】また、上記実施例では上層配線を形成する
ために１層からなるアルミニウム膜２９を用いたが、こ
の代りに下層配線を構成した場合と同じようにアルミニ
ウム膜、バリアメタル膜、アルミニウム膜およびバリア
メタル膜を順次堆積した層を用いれば、２層目配線と３
層目配線を上述した方法により接続できることは言うま
でもない。
ために１層からなるアルミニウム膜２９を用いたが、こ
の代りに下層配線を構成した場合と同じようにアルミニ
ウム膜、バリアメタル膜、アルミニウム膜およびバリア
メタル膜を順次堆積した層を用いれば、２層目配線と３
層目配線を上述した方法により接続できることは言うま
でもない。
【００３２】
【発明の効果】以上述べたように、本発明によれば、下
層配線と金属柱とが元々一体となっている金属層を上か
ら順にエッチングして金属柱を造るため、金属柱を形成
するときに、従来のような位置合わせ余裕が不要にな
る。従って、下層配線に太らせ部を設ける必要が無くな
る。更に、金属柱の最上層にバリアメタル膜を付けたの
で、上層配線をパターンニングする際にも、上層配線と
金属柱の間の目合わせ余裕を減少できる。従って、従来
必要であった目合わせ余裕が少なくでき、その分高密度
な配線が可能となる。
層配線と金属柱とが元々一体となっている金属層を上か
ら順にエッチングして金属柱を造るため、金属柱を形成
するときに、従来のような位置合わせ余裕が不要にな
る。従って、下層配線に太らせ部を設ける必要が無くな
る。更に、金属柱の最上層にバリアメタル膜を付けたの
で、上層配線をパターンニングする際にも、上層配線と
金属柱の間の目合わせ余裕を減少できる。従って、従来
必要であった目合わせ余裕が少なくでき、その分高密度
な配線が可能となる。
【図１】本発明の第１の実施例の多層配線構造を示す平
面図および断面図。
面図および断面図。
【図２】本発明の第１の実施例の多層配線構造を造るた
めの製造工程図。
めの製造工程図。
【図３】本発明の第１の実施例の多層配線構造を造るた
めの製造工程図。
めの製造工程図。
【図４】本発明の第２の実施例の多層配線構造を示す平
面図。
面図。
【図５】本発明の第３の実施例の多層配線構造を示す平
面図。
面図。
【図６】従来技術１の多層配線構造を示す図。
【図７】従来技術２の多層配線の製造工程図。
１ 半導体基板 ２ 絶縁膜 １３ 下層配線 １４、１６ バリアメタル膜 １５ 金属柱 １９ 上層配線 ２３ 第１の金属膜 ２４、２６ バリアメタル膜 ２５ 第２の金属膜 ２９ 第３の金属膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/88 Ｃ
Claims (16)
- 【請求項１】 半導体基板上に形成した絶縁膜上に設け
られ、下層配線と上層配線が金属柱を介して接続される
多層配線構造において、前記下層配線の幅と前記金属柱
の幅が略同じであることを特徴とする多層配線構造。 - 【請求項２】 請求項１記載の多層配線構造において、
前記下層配線および前記金属柱は共に、下層がアルミニ
ウムを主体とする金属膜と上層がバリアメタル膜からな
る２層構造であることを特徴とする多層配線構造。 - 【請求項３】 請求項２記載の多層配線構造において、
前記バリアメタル膜はチタン膜および窒化チタン膜から
成ることを特徴とする多層配線構造。 - 【請求項４】 請求項２記載の多層配線構造において、
前記バリアメタル膜は高融点金属膜から成ることを特徴
とする多層配線構造。 - 【請求項５】 請求項１記載の多層配線構造において、
前記上層配線の幅と前記金属柱の長さが略同じであるこ
とを特徴とする多層配線構造。 - 【請求項６】 請求項１記載の多層配線構造において、
前記金属柱はその長さ方向のみに上層配線との目合わせ
余裕分だけ上層配線の幅よりも長く成っていることを特
徴とする多層配線構造。 - 【請求項７】 請求項１記載の多層配線構造において、
前記上層配線がｎ本等間隔を隔てて近接して平行に配設
され、且つ前記ｎ本の上層配線が同じ下層配線に金属柱
を介して接続される場合に、前記金属柱の長さをａ、前
記層配線の幅をｃ、前記間隔をｄとすると、 ａ＝ｃ×ｎ＋ｄ×（ｎ−１）＋上層配線１本分の目合わ
せ余裕 であることを特徴とする多層配線構造。 - 【請求項８】 半導体基板上に形成した絶縁膜の上に第
１の金属膜、第１のバリアメタル膜、第２の金属膜およ
び第２のバリアメタル膜を順次堆積する工程と、前記第
２のバリアメタル膜、第２の金属膜、第１のバリアメタ
ル膜および第１の金属膜を同一マスクを使用して順次エ
ッチングして下層配線パターンを形成する第１の選択的
エッチング工程と、前記同一マスクとは異なる別のマス
クを使用して前記第２のバリアメタル膜および第２の金
属膜を順次エッチングして前記第２のバリアメタル膜お
よび前記第２の金属膜から成る金属柱を形成する第２の
選択的エッチング工程と、全面に層間絶縁膜を堆積する
工程と、前記層間膜を前記第２のバリアメタル膜の上面
が露呈するまで研磨する工程と、全面に第３の金属膜を
堆積する工程と、前記第３の金属膜を選択的にエッチン
グして前記金属柱を介して前記下層配線と接続される上
層配線を形成する工程とを含むことを特徴とする多層配
線の形成方法。 - 【請求項９】 請求項８記載の多層配線の形成方法にお
いて、前記第１、第２および第３の金属膜はアルミニウ
ムを含む膜からなり、前記第１および第２のバリヤメタ
ル膜は共にチタン膜と窒化チタン膜から成ることを特徴
とする多層配線の形成方法。 - 【請求項１０】 請求項９記載の多層配線の形成方法に
おいて、前記第１、第２および第３の金属膜はアルミニ
ウムを含む膜からなり、前記第１および第２のバリヤメ
タル膜は共に高融点金属から成ることを特徴とする多層
配線の形成方法。 - 【請求項１１】 請求項８記載の多層配線の形成方法に
おいて、前記第１および第２の選択的エッチングは反応
性スパッタ法を用いることを特徴とする多層配線の形成
方法。 - 【請求項１２】 半導体基板上に形成した絶縁膜の上
に、金属柱を用いて下層配線と上層配線を接続した多層
配線を製造する方法において、前記下層配線を構成する
第１の層と前記金属柱を構成する第２層を順次堆積する
工程と、同一のマスクを使用して前記第１および第２の
層を順次選択的にエッチングして下層配線を形成する工
程と、前記同一のマスクとは異なるマスクを使用して前
記第２の層を選択的にエッチングして前記金属柱を形成
する工程と、全面に層間絶縁膜を堆積する工程と、前記
金属柱の上面が露呈するまで前記層間絶縁膜を研磨する
工程と、前記上層配線を形成する第３の層を全面に堆積
する工程と、前記第３の層を選択的にエッチングして前
記金属柱を介して前記下層配線と接続される上層配線を
形成することを特徴とする多層配線の形成方法。 - 【請求項１３】 請求項１２記載の多層配線の形成方法
において、前記第１の層および第２の層は共に、下層が
アルミニウムを主体とする金属層と上層が前記金属層に
対するエッチングストッパ層となる２層から成り、前記
第３の層はアルミニウムを主体とすることを特徴とする
多層配線の形成方法。 - 【請求項１４】 請求項１３記載の多層配線の形成方法
において、前記エッチングストッパ層は下層がチタン膜
で上層が窒化チタン膜であることを特徴とする多層配線
の形成方法。 - 【請求項１５】 請求項１３記載の多層配線の形成方法
において、前記エッチングストッパ層が高融点金属から
なることを特徴とする多層配線の形成方法。 - 【請求項１６】 請求項１３記載の多層配線の形成方法
において、前記選択的にエッチングする方法として反応
性スパッタ法を使用することを特徴とする多層配線の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7183766A JPH08111460A (ja) | 1994-08-16 | 1995-07-20 | 多層配線の構造および製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19261694 | 1994-08-16 | ||
| JP6-192616 | 1994-08-16 | ||
| JP7183766A JPH08111460A (ja) | 1994-08-16 | 1995-07-20 | 多層配線の構造および製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08111460A true JPH08111460A (ja) | 1996-04-30 |
Family
ID=26502063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7183766A Pending JPH08111460A (ja) | 1994-08-16 | 1995-07-20 | 多層配線の構造および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08111460A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7303988B2 (en) | 2003-12-31 | 2007-12-04 | Dongbu Electronics Co., Ltd. | Methods of manufacturing multi-level metal lines in semiconductor devices |
| JP2024543595A (ja) * | 2021-12-09 | 2024-11-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | テクスチャ抑制層を有する上部ビア相互接続構造 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967649A (ja) * | 1982-10-12 | 1984-04-17 | Hitachi Ltd | 多層配線の製造方法 |
| JPS63500346A (ja) * | 1985-07-19 | 1988-02-04 | プレツシ− オ−バ−シ−ズ リミテツド | 層状構造物を作る方法 |
| JPH02137355A (ja) * | 1988-11-18 | 1990-05-25 | Nec Corp | 半導体装置の製造方法 |
| JPH02265243A (ja) * | 1989-04-05 | 1990-10-30 | Nec Corp | 多層配線およびその形成方法 |
| JPH05206283A (ja) * | 1992-01-20 | 1993-08-13 | Nec Corp | 半導体装置の製造方法 |
-
1995
- 1995-07-20 JP JP7183766A patent/JPH08111460A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967649A (ja) * | 1982-10-12 | 1984-04-17 | Hitachi Ltd | 多層配線の製造方法 |
| JPS63500346A (ja) * | 1985-07-19 | 1988-02-04 | プレツシ− オ−バ−シ−ズ リミテツド | 層状構造物を作る方法 |
| JPH02137355A (ja) * | 1988-11-18 | 1990-05-25 | Nec Corp | 半導体装置の製造方法 |
| JPH02265243A (ja) * | 1989-04-05 | 1990-10-30 | Nec Corp | 多層配線およびその形成方法 |
| JPH05206283A (ja) * | 1992-01-20 | 1993-08-13 | Nec Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7303988B2 (en) | 2003-12-31 | 2007-12-04 | Dongbu Electronics Co., Ltd. | Methods of manufacturing multi-level metal lines in semiconductor devices |
| JP2024543595A (ja) * | 2021-12-09 | 2024-11-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | テクスチャ抑制層を有する上部ビア相互接続構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06125013A (ja) | 半導体装置及びその製造方法 | |
| KR100337062B1 (ko) | 반도체장치및그제조방법 | |
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JPH08111460A (ja) | 多層配線の構造および製造方法 | |
| JPH08204002A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001345378A (ja) | 半導体装置及びその製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPH07135211A (ja) | 半導体装置およびその製造方法 | |
| JPH06163721A (ja) | 半導体装置 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH07283306A (ja) | 半導体装置およびその製造方法 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| KR0169761B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| JPH10178091A (ja) | 半導体装置の多層配線及び半導体装置の多層配線の形成方法 | |
| JPH0268952A (ja) | 半導体装置及びその製造方法 | |
| JPH01109749A (ja) | 配線形成方法 | |
| JPS61256742A (ja) | 多層配線構造体及びその製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPH0645332A (ja) | 半導体装置の製造方法 | |
| JPH0536842A (ja) | 多層配線形成法 | |
| JPH04186627A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980331 |