JPH0326458Y2 - - Google Patents
Info
- Publication number
- JPH0326458Y2 JPH0326458Y2 JP3980781U JP3980781U JPH0326458Y2 JP H0326458 Y2 JPH0326458 Y2 JP H0326458Y2 JP 3980781 U JP3980781 U JP 3980781U JP 3980781 U JP3980781 U JP 3980781U JP H0326458 Y2 JPH0326458 Y2 JP H0326458Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- drop
- cutoff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 59
- 244000145845 chattering Species 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000007493 shaping process Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【考案の詳細な説明】
本考案は、定電圧電源に供給される交流の遮断
と、この交流の遮断に依つて起きる定電圧電源か
ら出力される直流電圧の降下とを検出する電源遮
断検出装置に関する。
と、この交流の遮断に依つて起きる定電圧電源か
ら出力される直流電圧の降下とを検出する電源遮
断検出装置に関する。
マイクロコンピユータや各種のプロセツサに付
随して使用されるバブルメモリの制御には、通常
電位の異なる複数の種類の定電圧が使用される。
第１図に定電圧電源１とバブルメモリを制御する
制御回路２との接続状態の一例を示す。同図に於
いて、定電圧電源１は交流電圧を３段の直流電圧
レベルに変換して制御回路２へ供給している。こ
のような定電圧供給回路に於いて、停電、又は、
不詳の事故で直流電源の遮断があると、この交流
電源の遮断に依つて、定電圧電源１から制御回路
２へ供給される３つのレベルの直流電圧が不均一
に降下する為、制御回路に誤動作が生じて、バブ
ルメモリの内容が消失してしまう等の不都合があ
つた。
随して使用されるバブルメモリの制御には、通常
電位の異なる複数の種類の定電圧が使用される。
第１図に定電圧電源１とバブルメモリを制御する
制御回路２との接続状態の一例を示す。同図に於
いて、定電圧電源１は交流電圧を３段の直流電圧
レベルに変換して制御回路２へ供給している。こ
のような定電圧供給回路に於いて、停電、又は、
不詳の事故で直流電源の遮断があると、この交流
電源の遮断に依つて、定電圧電源１から制御回路
２へ供給される３つのレベルの直流電圧が不均一
に降下する為、制御回路に誤動作が生じて、バブ
ルメモリの内容が消失してしまう等の不都合があ
つた。
本考案はこのような点に鑑みて為されたもの
で、定電圧電源から供給される複数の直流電圧の
うち１つでも規定電圧より低下すると、その電圧
降下を検出して残りの全ての直流電圧を同時に遮
断する電源遮断検出装置を提供するものである。
で、定電圧電源から供給される複数の直流電圧の
うち１つでも規定電圧より低下すると、その電圧
降下を検出して残りの全ての直流電圧を同時に遮
断する電源遮断検出装置を提供するものである。
以下、図に基ずいて本考案を詳述する。第２図
は本考案装置のブロツク図、第３図は交流遮断検
出装置と直流降下検出装置との接続状態を示す
図、第４図は本考案の動作を説明するための波形
図である。これ等の図に於いて、３は変圧器４を
介して交流電源に結ばれた交流遮断検出装置であ
つて、その検出信号は制御回路２へ出力される。
５，６，７は定電圧電源１から出力される３つの
レベルの直流電圧VH1，VH2，VH3が夫々供給され
さらに交流遮断検出装置３からの出力信号を受け
る直流降下検出装置を示し、これら３つの直流降
下検出装置５，６，７の検出出力はORゲート８
で論理和が採られるようになつている。９は前記
交流遮断検出装置３の検出出力と前記ORゲート
８出力との論理積を採る第１のANDゲート、１
０は、前記定電圧電源１と制御回路２との間に介
在された遮断器を表し、前記第１のANDゲート
９からの信号を受けて定電圧電源１から制御回路
２へ供給されている全ての直流電圧を同時に遮断
する。１１は交流電源に変圧器４を介して連結さ
れた整流回路でであつて、全波整流スタツク１
２、平滑コンデンサ１３、放電用抵抗１４より成
る。１５は定電圧電源１から直流電圧VH1が供給
される直流電圧降下検出回路を示し、この回路１
５はエミツタに直流電圧VH1が供給されるトラン
ジスタ１６とこのトランジスタ１６のエミツタに
抵抗１７を介して結ばれ、ベースに抵抗１８を介
してつながれたツエナー・ダイオード１９と、こ
のツエナー．ダイオード１９とアースとの間に設
けられた温度補償用ダイオード２０，２１，２２
と、から成る。２３は、整流回路１１に結ばれ、
ダーリントン接続に依つて構成される波形整形レ
ベル検出回路であつて、コレクタには、定電圧電
源１から制御回路２へ供給する電圧とは異なる直
流電圧VLが供給されている。２４は直流電圧降
下検出回路１５に結ばれ、ダーリントン接続に依
つて構成されるインピーダンス変換回路を示し、
コレクタには直流電圧VLが供給されている。２
５は前記波形整形レベル検出回路２３とインピー
ダンス変換回路２４とに連なつたチヤタリング除
去回路であつて、前記直流電圧降下検出回路１５
で発生し、インピーダンス変換回路２４を介して
伝わつてくる信号のチヤタリングを除去する。
尚、このチヤタリング防止回路１９は、前記波形
整形レベル検出回路２３とインピーダンス変換回
路２４との論理積を採る第２のANDゲート２６
と、このアンドゲート２６にインバータ２７を介
してリセツト端子に結ばれ、またインピーダンス
変換回路２４にインバータ２８を介してセツト入
力端子に結ばれたフリツプ・フロツプ回路２９
と、から成り、このフリツプ・フロツプ回路２９
の出力Ｄが直流電圧VH1の降下検出信号になる。
は本考案装置のブロツク図、第３図は交流遮断検
出装置と直流降下検出装置との接続状態を示す
図、第４図は本考案の動作を説明するための波形
図である。これ等の図に於いて、３は変圧器４を
介して交流電源に結ばれた交流遮断検出装置であ
つて、その検出信号は制御回路２へ出力される。
５，６，７は定電圧電源１から出力される３つの
レベルの直流電圧VH1，VH2，VH3が夫々供給され
さらに交流遮断検出装置３からの出力信号を受け
る直流降下検出装置を示し、これら３つの直流降
下検出装置５，６，７の検出出力はORゲート８
で論理和が採られるようになつている。９は前記
交流遮断検出装置３の検出出力と前記ORゲート
８出力との論理積を採る第１のANDゲート、１
０は、前記定電圧電源１と制御回路２との間に介
在された遮断器を表し、前記第１のANDゲート
９からの信号を受けて定電圧電源１から制御回路
２へ供給されている全ての直流電圧を同時に遮断
する。１１は交流電源に変圧器４を介して連結さ
れた整流回路でであつて、全波整流スタツク１
２、平滑コンデンサ１３、放電用抵抗１４より成
る。１５は定電圧電源１から直流電圧VH1が供給
される直流電圧降下検出回路を示し、この回路１
５はエミツタに直流電圧VH1が供給されるトラン
ジスタ１６とこのトランジスタ１６のエミツタに
抵抗１７を介して結ばれ、ベースに抵抗１８を介
してつながれたツエナー・ダイオード１９と、こ
のツエナー．ダイオード１９とアースとの間に設
けられた温度補償用ダイオード２０，２１，２２
と、から成る。２３は、整流回路１１に結ばれ、
ダーリントン接続に依つて構成される波形整形レ
ベル検出回路であつて、コレクタには、定電圧電
源１から制御回路２へ供給する電圧とは異なる直
流電圧VLが供給されている。２４は直流電圧降
下検出回路１５に結ばれ、ダーリントン接続に依
つて構成されるインピーダンス変換回路を示し、
コレクタには直流電圧VLが供給されている。２
５は前記波形整形レベル検出回路２３とインピー
ダンス変換回路２４とに連なつたチヤタリング除
去回路であつて、前記直流電圧降下検出回路１５
で発生し、インピーダンス変換回路２４を介して
伝わつてくる信号のチヤタリングを除去する。
尚、このチヤタリング防止回路１９は、前記波形
整形レベル検出回路２３とインピーダンス変換回
路２４との論理積を採る第２のANDゲート２６
と、このアンドゲート２６にインバータ２７を介
してリセツト端子に結ばれ、またインピーダンス
変換回路２４にインバータ２８を介してセツト入
力端子に結ばれたフリツプ・フロツプ回路２９
と、から成り、このフリツプ・フロツプ回路２９
の出力Ｄが直流電圧VH1の降下検出信号になる。
続いて動作を説明する。交流電源が供給されて
いるときは、交流遮断検出装置３から信号出力が
ない為、制御回路２や遮断器１０への出力は無
く、直流電圧が制御回路２へ供給されている。交
流電源が遮断されると、交流遮断検出装置３は、
この遮断を検出し、検出信号を出力する。制御回
路２はこの信号を受けて、バブル・メモリに対す
るデータのアクセスを直ちに中止し、該データの
全てをバブルメモリ内に待避させる。その後、例
えば定電圧電源１から出力されている直流電圧
VH1が降下し始めたとすると、直流降下検出装置
５が検出信号をORゲート８に出力し、この信号
は第１のANDゲート９に伝わる。この第１の
ANDゲート９では、交流遮断検出信号と直流遮
断検出信号とで論理積が採れて遮断器１０に信号
が出力される。この信号を受けて遮断器１０は定
電圧電源１から制御回路２へ供給していた全ての
直流電圧VH1，VH2，VH3を同時に遮断する。ここ
で直流電圧VH1が降下したときの事を述べたが、
VH2，又はVH3が最初に降下し始めたときも夫々
直流降下検出装置６，７が検出信号を出力し、前
述と同様な動作を行う。
いるときは、交流遮断検出装置３から信号出力が
ない為、制御回路２や遮断器１０への出力は無
く、直流電圧が制御回路２へ供給されている。交
流電源が遮断されると、交流遮断検出装置３は、
この遮断を検出し、検出信号を出力する。制御回
路２はこの信号を受けて、バブル・メモリに対す
るデータのアクセスを直ちに中止し、該データの
全てをバブルメモリ内に待避させる。その後、例
えば定電圧電源１から出力されている直流電圧
VH1が降下し始めたとすると、直流降下検出装置
５が検出信号をORゲート８に出力し、この信号
は第１のANDゲート９に伝わる。この第１の
ANDゲート９では、交流遮断検出信号と直流遮
断検出信号とで論理積が採れて遮断器１０に信号
が出力される。この信号を受けて遮断器１０は定
電圧電源１から制御回路２へ供給していた全ての
直流電圧VH1，VH2，VH3を同時に遮断する。ここ
で直流電圧VH1が降下したときの事を述べたが、
VH2，又はVH3が最初に降下し始めたときも夫々
直流降下検出装置６，７が検出信号を出力し、前
述と同様な動作を行う。
次に第３図、第４図を用いて、交流の遮断検
出、直流電圧の降下検出、及びチヤタリングの除
去等の動作を説明する。交流通電時、変圧器４を
介して整流回路１１に伝えられる交流電圧は全波
整流スタツタ１２で全波整流され、平滑コンデン
サ１３により平滑化されて、波形整形レベル検出
回路２３へ送られるので、波形整形レベル検出回
２３の信号Ａ出力は低電位信号になつてい。ま
た、直流電圧降下検出回路１５には、定電圧電源
１から直流電圧VH1が供給される。この電圧VHは
トランジスタ１６のベース・エミツタ電圧VBEに
ツエナー・ダイオード１９と温度補償用ダイオー
ド２０，２１，２２とで決定される基準電位VZ
を加えた電圧（VZ＋VBE）以上であるため、トラ
ンジスタ１６は導電状態になつており、インピー
ダンス変換回路２４からの出力は、低電位信号に
なる。このときこの低電位信号と信号Ａ出力に依
つてフリツプ・フロツプ回路２９はリセツトされ
ている。
出、直流電圧の降下検出、及びチヤタリングの除
去等の動作を説明する。交流通電時、変圧器４を
介して整流回路１１に伝えられる交流電圧は全波
整流スタツタ１２で全波整流され、平滑コンデン
サ１３により平滑化されて、波形整形レベル検出
回路２３へ送られるので、波形整形レベル検出回
２３の信号Ａ出力は低電位信号になつてい。ま
た、直流電圧降下検出回路１５には、定電圧電源
１から直流電圧VH1が供給される。この電圧VHは
トランジスタ１６のベース・エミツタ電圧VBEに
ツエナー・ダイオード１９と温度補償用ダイオー
ド２０，２１，２２とで決定される基準電位VZ
を加えた電圧（VZ＋VBE）以上であるため、トラ
ンジスタ１６は導電状態になつており、インピー
ダンス変換回路２４からの出力は、低電位信号に
なる。このときこの低電位信号と信号Ａ出力に依
つてフリツプ・フロツプ回路２９はリセツトされ
ている。
交流電源が時刻t1に遮断されると、直ちに交流
遮断検出回路１１からの出力がなくなるため、波
形整形レベル検出回路２３からの信号Ａが高電位
信号VLになり、交流電源の遮断を制御回路２に
知らせる。またこの信号Ａは、第２のANDゲー
ト２６に伝わり、インピーダンス変換回路２４か
らの信号の通過を禁止するのでフリツプ・フロツ
プ回路２９のセツト・リセツト両入力端子には低
電位信号が加わる。
遮断検出回路１１からの出力がなくなるため、波
形整形レベル検出回路２３からの信号Ａが高電位
信号VLになり、交流電源の遮断を制御回路２に
知らせる。またこの信号Ａは、第２のANDゲー
ト２６に伝わり、インピーダンス変換回路２４か
らの信号の通過を禁止するのでフリツプ・フロツ
プ回路２９のセツト・リセツト両入力端子には低
電位信号が加わる。
定電圧電源１がその過度持性に依つて、交流電
源遮断時刻t1からしばらく遅れた時刻t2になる
と、電圧VH、VLの降下が始まり、VH〈VBE＋VZと
なるとトランジスタ１６は導通しなくなり、イン
ピーダンス変換回路２４の出力は高電位信号VL
となつてフリツプ・フロツプ回路２９をセツトに
し信号Ｄが高電位信号になる。ここでトランジス
タ１６でチヤタリングが生じて、一時的にVH＞
VBE＋VZと云う状態にもどつても信号Ａで第２の
ANDゲート２６が禁止されているのでフリツ
プ・フロツプ回路２９がリセツトされる事はな
い。さらに、電圧VLが降下するとフリツプ・フ
ロツプ回路２９はリセツトされ、信号Ｄは第４図
に示すトリガ波形状の波形になる。この信号Ｄが
直流電圧降下を知らせる信号になる。第５図は本
考案装置の他の実施例を示しており、交流遮断検
出装置と正負二電圧の降下を検出する場合の具体
的回路図であり、第１図、第２図、第３図と同じ
ものについては同じ番号を付している。ここで第
５図の回路では、付属V1−V1間の電圧を監視し
て、直流電圧V1の降下を検出するようになつて
いる。
源遮断時刻t1からしばらく遅れた時刻t2になる
と、電圧VH、VLの降下が始まり、VH〈VBE＋VZと
なるとトランジスタ１６は導通しなくなり、イン
ピーダンス変換回路２４の出力は高電位信号VL
となつてフリツプ・フロツプ回路２９をセツトに
し信号Ｄが高電位信号になる。ここでトランジス
タ１６でチヤタリングが生じて、一時的にVH＞
VBE＋VZと云う状態にもどつても信号Ａで第２の
ANDゲート２６が禁止されているのでフリツ
プ・フロツプ回路２９がリセツトされる事はな
い。さらに、電圧VLが降下するとフリツプ・フ
ロツプ回路２９はリセツトされ、信号Ｄは第４図
に示すトリガ波形状の波形になる。この信号Ｄが
直流電圧降下を知らせる信号になる。第５図は本
考案装置の他の実施例を示しており、交流遮断検
出装置と正負二電圧の降下を検出する場合の具体
的回路図であり、第１図、第２図、第３図と同じ
ものについては同じ番号を付している。ここで第
５図の回路では、付属V1−V1間の電圧を監視し
て、直流電圧V1の降下を検出するようになつて
いる。
以上の如く、本考案電源遮断検出装置は、定電
圧電源から制御回路へ供給される夫々の直流電圧
の降下を検出する複数の直流降下検出装置を設
け、これらの直流降下検出装置の検出信号の論理
和を採つて前記直流電圧を遮断する遮断装置の遮
断信号としているので制御回路に供給されている
直流電圧のうちのどの１つでも降下し始めると全
ての直流電圧が遮断され、例えばバブルメモリの
ように複数レベルの定電圧が供給されてる電子装
置等で電圧遮断時には全てのレベルの電圧を同時
に遮断しなければならないものに使用される電源
装置に適用する事が出来る。また、直流降下検出
装置は交流遮断検出装置からの検出信号を受ける
ようになつており、直流降下検出時に発生するキ
ヤタリングを交流電源の遮断と直流電圧の降下と
の時間差に依つて除去しているので、チヤタリン
グのない直流電圧降下検出信号が得られ、正確な
直流電圧の降下を検出出来る。
圧電源から制御回路へ供給される夫々の直流電圧
の降下を検出する複数の直流降下検出装置を設
け、これらの直流降下検出装置の検出信号の論理
和を採つて前記直流電圧を遮断する遮断装置の遮
断信号としているので制御回路に供給されている
直流電圧のうちのどの１つでも降下し始めると全
ての直流電圧が遮断され、例えばバブルメモリの
ように複数レベルの定電圧が供給されてる電子装
置等で電圧遮断時には全てのレベルの電圧を同時
に遮断しなければならないものに使用される電源
装置に適用する事が出来る。また、直流降下検出
装置は交流遮断検出装置からの検出信号を受ける
ようになつており、直流降下検出時に発生するキ
ヤタリングを交流電源の遮断と直流電圧の降下と
の時間差に依つて除去しているので、チヤタリン
グのない直流電圧降下検出信号が得られ、正確な
直流電圧の降下を検出出来る。
第１図は、本考案装置が取着される電源回路の
ブロツク図、第２図は本考案装置の一実施例を示
すブロツク図、第３図は本考案装置の要部を示す
ブロツク図、第４図は本考案装置の各点に於ける
電圧の時間的変化を示す波形図、第５図は本考案
装置の他の実施例の要部ブロツク図である。 １……定電圧電源、２……制御回路、３……交
流遮断検出装置、４……変圧器、５，６，７……
直流降下検出装置、８……ORゲート、９……第
１のANDゲート、１０……遮断器、１１……整
流回路、１５……直流電圧降下検出回路、２３…
…波形レベル検出回路、２４……インピーダンス
変換回路、２５……チヤタリング除去回路。
ブロツク図、第２図は本考案装置の一実施例を示
すブロツク図、第３図は本考案装置の要部を示す
ブロツク図、第４図は本考案装置の各点に於ける
電圧の時間的変化を示す波形図、第５図は本考案
装置の他の実施例の要部ブロツク図である。 １……定電圧電源、２……制御回路、３……交
流遮断検出装置、４……変圧器、５，６，７……
直流降下検出装置、８……ORゲート、９……第
１のANDゲート、１０……遮断器、１１……整
流回路、１５……直流電圧降下検出回路、２３…
…波形レベル検出回路、２４……インピーダンス
変換回路、２５……チヤタリング除去回路。
Claims (1)
- 【実用新案登録請求の範囲】 １ 交流電源を受けて複数の直流電圧を出力する
定電圧電源と、この定電圧電源から複数の直流
電圧を受ける電子装置と、に付属させて使用さ
れる電源遮断検出装置に於いて、前記定電圧電
源から出力される各直流電圧の降下を検出する
複数の直流降下検出装置と、これ等複数の直流
降下検出装置からの出力の論理和を採るORゲ
ートと、前記定電圧電源と電子装置との間に介
在され前記ORゲートからの出力を受けて定電
圧電源から電子装置に供給する全ての直流電圧
を遮断する遮断装置と、から成る事を特徴とす
る電源遮断検出装置。 ２ 前記直流降下検出装置は、直流電圧の降下を
検出する直流電圧降下検出回路と、該直流電圧
降下検出回路が直流電圧の降下を検出するとき
に発生するチヤタリングを除去するチヤタリン
グ除去回路とから成り、前記チヤタリング除去
回路は交流電源の遮断を検出する交流遮断検出
装置と前記直流電圧降下検出回路とからの信号
の論理積を採るANDゲートと、前記直流電圧
降下検出回路からの信号によりセツトされると
ともに前記ANDゲートからの信号によりリセ
ツトされるフリツプフロツプとから成る事を特
徴とした実用新案登録請求の範囲第１項記載の
電源遮断検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3980781U JPH0326458Y2 (ja) | 1981-03-19 | 1981-03-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3980781U JPH0326458Y2 (ja) | 1981-03-19 | 1981-03-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57151570U JPS57151570U (ja) | 1982-09-22 |
| JPH0326458Y2 true JPH0326458Y2 (ja) | 1991-06-07 |
Family
ID=29836926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3980781U Expired JPH0326458Y2 (ja) | 1981-03-19 | 1981-03-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0326458Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59175180U (ja) * | 1983-05-10 | 1984-11-22 | 横河電機株式会社 | 電源装置の通停電検出回路 |
| JPH0669262B2 (ja) * | 1986-01-27 | 1994-08-31 | 三菱電機株式会社 | 回路しや断器 |
-
1981
- 1981-03-19 JP JP3980781U patent/JPH0326458Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57151570U (ja) | 1982-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3636541A (en) | Loss of phase detector for a polyphase power system | |
| US4375072A (en) | Self-calibrating overcurrent detector | |
| JPH0326458Y2 (ja) | ||
| US3866094A (en) | Inhibited power supplies | |
| KR900001081A (ko) | 감지회로의 공급전원이상의 전압을 감지하는 회로 | |
| JPS61139220A (ja) | 三相交流の欠相検出回路 | |
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| JP4136134B2 (ja) | 直流電源回路 | |
| SE445282B (sv) | Omformare | |
| JPH0870477A (ja) | テレビジョン受像機の保護回路 | |
| JP2507757Y2 (ja) | 倍電圧整流自動切替回路 | |
| JPH0949859A (ja) | 停電検出回路 | |
| JP3058156B2 (ja) | 入力切断信号送出回路 | |
| JPS6229962B2 (ja) | ||
| JPH0435714Y2 (ja) | ||
| KR100532378B1 (ko) | 오프셋 전류방지회로를 가지는 전파 정류기 | |
| JPS59151164U (ja) | 電源オフ検出回路 | |
| JPH08114637A (ja) | 三相交流電源欠相検出方式 | |
| JPH0583944A (ja) | 電源装置 | |
| JPS5814705Y2 (ja) | スイツチング電源回路 | |
| JPH06776Y2 (ja) | 電圧変化検出回路 | |
| KR840001051Y1 (ko) | 전압 자동 조절회로 | |
| KR890008921Y1 (ko) | 스위칭 전원전압 공급회로의 과전류 보호회로 | |
| JPH05284640A (ja) | インバータの異常検出装置 | |
| SU696434A1 (ru) | Источник питани с защитой |