JPH0669262B2 - 回路しや断器 - Google Patents
回路しや断器Info
- Publication number
- JPH0669262B2 JPH0669262B2 JP61016256A JP1625686A JPH0669262B2 JP H0669262 B2 JPH0669262 B2 JP H0669262B2 JP 61016256 A JP61016256 A JP 61016256A JP 1625686 A JP1625686 A JP 1625686A JP H0669262 B2 JPH0669262 B2 JP H0669262B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- output port
- control
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は開離動作の信頼性を向上させるように改良し
た回路しや断器に関する。
た回路しや断器に関する。
第３図は、例えば特開昭60-32211号第４図に示された従
来の回路しや断器の例を示す。
来の回路しや断器の例を示す。
第３図に示した従来の回路しや断器は次のように動作す
る。
る。
短絡事故でない一般の規模の事故電流が流れた時の動作
は次の通りである。電源側端子101,102,103が接続され
ている交流電路に各相に対応する変流器21,22,23はそれ
らに固有の変流比で上記事故電流を検出し二次側に出力
電流を誘起する。その各出力電流はそれぞれ全波整流回
路31,32,33により直流化され、それらの直流化された電
流は各対応する負担回路41,42,43にそれぞれ供給され
る。この時負担回路41,42,43に誘起する信号電圧波形は
周知の絶対値波形になる。各負担回路41,42,43の出力信
号は各相毎に波形変換回路91,92,93によつてそれらの実
効値（または平均値）に対応する信号に変換される。波
形変換回路91,92,93の実効値（または平均値）出力はダ
イオード161,162,163からなるＯＲ回路160を経てそれら
の最大値がＡ／Ｄ変換回路100に入力される。Ａ／Ｄ変
換回路100はこのようにして入力されたアナログ信号を
デイジタル信号に変換し、このデイジタル信号はマイク
ロコンピユータ110に供給される。マイクロコンピユー
タ110は所定のプログラムに従いこのデイジタル入力信
号のレベル判別を実行し、更にこのレベル判別の結果に
基づいて所定の特性曲線の限時動作を行ない、その出力
ポート116から出力信号を発する。マイクロコンピユー
タ110の出力ポート116から発せられた出力信号はサイリ
スタ120のゲートに印加される。サイリスタ120はこの信
号によりトリガされターンオンし、釈放形電磁引外し装
置80を駆動する。従つて釈放形電磁引外し装置80と作動
装置及び釈放可能装置を介して機械的に連動する開離接
点201,202,203が開離し、電路がしや断される。したが
つて一般の事故電流の場合には何れかの相のうち最大の
電流がマイクロコンピユータ110時限特性に基いて判断
されて電路しや断が行なわれる。
は次の通りである。電源側端子101,102,103が接続され
ている交流電路に各相に対応する変流器21,22,23はそれ
らに固有の変流比で上記事故電流を検出し二次側に出力
電流を誘起する。その各出力電流はそれぞれ全波整流回
路31,32,33により直流化され、それらの直流化された電
流は各対応する負担回路41,42,43にそれぞれ供給され
る。この時負担回路41,42,43に誘起する信号電圧波形は
周知の絶対値波形になる。各負担回路41,42,43の出力信
号は各相毎に波形変換回路91,92,93によつてそれらの実
効値（または平均値）に対応する信号に変換される。波
形変換回路91,92,93の実効値（または平均値）出力はダ
イオード161,162,163からなるＯＲ回路160を経てそれら
の最大値がＡ／Ｄ変換回路100に入力される。Ａ／Ｄ変
換回路100はこのようにして入力されたアナログ信号を
デイジタル信号に変換し、このデイジタル信号はマイク
ロコンピユータ110に供給される。マイクロコンピユー
タ110は所定のプログラムに従いこのデイジタル入力信
号のレベル判別を実行し、更にこのレベル判別の結果に
基づいて所定の特性曲線の限時動作を行ない、その出力
ポート116から出力信号を発する。マイクロコンピユー
タ110の出力ポート116から発せられた出力信号はサイリ
スタ120のゲートに印加される。サイリスタ120はこの信
号によりトリガされターンオンし、釈放形電磁引外し装
置80を駆動する。従つて釈放形電磁引外し装置80と作動
装置及び釈放可能装置を介して機械的に連動する開離接
点201,202,203が開離し、電路がしや断される。したが
つて一般の事故電流の場合には何れかの相のうち最大の
電流がマイクロコンピユータ110時限特性に基いて判断
されて電路しや断が行なわれる。
他方、短絡電流などの大きな事故電流が生じたときは下
記の動作により電路がしや断される。先ず事故電流に対
応して負担回路41,42,43に誘起された電圧信号は、ダイ
オード131,132,133よりなるＯＲ回路130に入力される。
ＯＲ回路130の出力側はツエナーダイオード140を介して
時限発生回路150に接続されているので、ＯＲ回路130の
出力レベルがツエナーダイオード140のツエナー電圧を
越えると時限発生回路150に信号が入力される。時限発
生回路150はこの信号に基づきマイクロコンピユータ110
の時限よりも短い所定の限時動作を行ない、所定時限以
上の信号があるときはサイリスタ120のゲートをトリガ
して釈放形電磁引外し装置80を駆動する。したがつてこ
の事故電流の場合には回路しや断器はよりすみやかに電
路をしや断する。
記の動作により電路がしや断される。先ず事故電流に対
応して負担回路41,42,43に誘起された電圧信号は、ダイ
オード131,132,133よりなるＯＲ回路130に入力される。
ＯＲ回路130の出力側はツエナーダイオード140を介して
時限発生回路150に接続されているので、ＯＲ回路130の
出力レベルがツエナーダイオード140のツエナー電圧を
越えると時限発生回路150に信号が入力される。時限発
生回路150はこの信号に基づきマイクロコンピユータ110
の時限よりも短い所定の限時動作を行ない、所定時限以
上の信号があるときはサイリスタ120のゲートをトリガ
して釈放形電磁引外し装置80を駆動する。したがつてこ
の事故電流の場合には回路しや断器はよりすみやかに電
路をしや断する。
従来の回路しや断器は以上の様に構成されているが、回
路素子の不具合または外来ノイズ等によりデイジタル処
理手段の出力が釈放可能装置駆動用サイリスタのゲート
に誤出力を出した場合、回路しや断器が誤開離する可能
性があつた。
路素子の不具合または外来ノイズ等によりデイジタル処
理手段の出力が釈放可能装置駆動用サイリスタのゲート
に誤出力を出した場合、回路しや断器が誤開離する可能
性があつた。
本発明は上記のような問題点を解消するためになされた
もので、デイジタル処理手段の出力の一部が誤出力を出
した場合でも接点が誤開離しないよう改良した回路しや
断器を得ることを目的とする。
もので、デイジタル処理手段の出力の一部が誤出力を出
した場合でも接点が誤開離しないよう改良した回路しや
断器を得ることを目的とする。
この発明に係る回路しや断器は、 電路に挿入される開離可能な接点、前記接点を開離させ
るための釈放装置、前記釈放装置に釈放動作をさせるた
めの作動装置及び所定の事故電流に応動し前記作動装置
を作動させる制御装置を具備した回路しや断器におい
て、 前記制御装置は、前記所定の事故電流に応動して制御出
力の極性を反転する第１の出力ポートと、前記所定の事
故電流に応動して制御出力の極性を反転し、前記第１の
出力ポートの制御出力と異なる極性の制御出力を行なう
第２の出力ポートとを有するマイクロコンピユータによ
り構成されたデイジタル処理手段と、 前記デイジタル処理手段の前記第１の出力ポートと前記
第２の出力ポートとに接続され、前記第１の出力ポート
の制御出力と前記第２の出力ポートの制御出力との論理
積をとる演算を行ない、前記第１の出力ポートの制御出
力の極性及び前記第２の出力ポートの制御出力の極性が
反転している場合に、前記作動装置に制御出力を与える
論理積手段と、 を具備することを特徴とする。
るための釈放装置、前記釈放装置に釈放動作をさせるた
めの作動装置及び所定の事故電流に応動し前記作動装置
を作動させる制御装置を具備した回路しや断器におい
て、 前記制御装置は、前記所定の事故電流に応動して制御出
力の極性を反転する第１の出力ポートと、前記所定の事
故電流に応動して制御出力の極性を反転し、前記第１の
出力ポートの制御出力と異なる極性の制御出力を行なう
第２の出力ポートとを有するマイクロコンピユータによ
り構成されたデイジタル処理手段と、 前記デイジタル処理手段の前記第１の出力ポートと前記
第２の出力ポートとに接続され、前記第１の出力ポート
の制御出力と前記第２の出力ポートの制御出力との論理
積をとる演算を行ない、前記第１の出力ポートの制御出
力の極性及び前記第２の出力ポートの制御出力の極性が
反転している場合に、前記作動装置に制御出力を与える
論理積手段と、 を具備することを特徴とする。
このように構成することにより、作動装置への駆動信号
は、複数の信号がすべてアクテイブとなつた時だけ有効
に出力され、複数の信号のうちの一部が誤つてアクテイ
ブとなつた場合には回路しや断器の接点が誤開離するこ
とはない。
は、複数の信号がすべてアクテイブとなつた時だけ有効
に出力され、複数の信号のうちの一部が誤つてアクテイ
ブとなつた場合には回路しや断器の接点が誤開離するこ
とはない。
この発明の一実施例を第１図と第２図を参照して説明す
る。第１図において３相電源に接続される前記電源側端
子101,102,103はそれぞれ開離接点201,202,203を介して
各対応する負荷側端子301,302,303に接続されている。
前記電源側端子101,102,103と負荷側端子301,302,303と
の間の各電路には各相毎に電流検出用の変流器21,22,23
がそれぞれ設けられている。各変流器21,22,23の二次側
には二次出力の絶対値を得るための全波整流回路31,32,
33がそれぞれ接続され、さらにこれら各全波整流回路3
1,32,33の出力側に負担回路41,42,43がそれぞれ接続さ
れている。これらの各負担回路41,42,43の各第１の出力
端子は、各対応する負担回路41,42,43に誘起する出力信
号の実効値または平均値を得るための、波形変換回路9
1,92,93にそれぞれ接続されている。波形変換回路91,9
2,93の各出力信号は各対応するダイオード161,162,163
よりなるＯＲ回路160に入力される。前記負担回路41,4
2,43の各第２の出力端子はそれぞれダイオード131,132,
133よりなる最大値検出手段としてのＯＲ回路130の各入
力端子に接続されている。尚、前記各負担回路41,42,43
の前記第２の出力端子とは反対側の端部は共通電位点
（接地点）に接続されている。ＯＲ回路130は交流電路1
0に流れる電流の最大値に対応する信号を出力する。Ｏ
Ｒ回路130の出力側は一個以上のツエナーダイオード140
を介して時限発生回路150に接続されている。時限発生
回路150の出力端子はサイリスタ120のゲートに接続され
ている。また、前記波形変換回路91,92,93の各出力信号
のうち最大のものを前記ＯＲ回路160を介して受けデイ
ジタル信号に変換するＡ／Ｄ変換回路100が設けられて
いる。Ａ／Ｄ変換回路100の各出力はマイクロコンピユ
ータ110に入力されるようになされている。尚、この回
路ではＡ／Ｄ変換回路100及びマイクロコンピユータ110
の作動用電源としてＯＲ回路130出力にもとづいて動作
する電源回路500が設けられている。そしてマイクロコ
ンピユータ110の出力信号がサイリスタ120のゲートに直
接与えられるように接続されている。このサイリスタ12
0には直列に釈放形電磁引外し装置80が接続され、この
釈放形電磁引外し装置80は前述の開離接点201,202,203
と機械的に連動するように構成されている。さらに本発
明の特徴的構成として、マイクロコンピユータ110は第
１の出力ポート401及び第２の出力ポート402は論理積回
路403の入力端子に接続されている。
る。第１図において３相電源に接続される前記電源側端
子101,102,103はそれぞれ開離接点201,202,203を介して
各対応する負荷側端子301,302,303に接続されている。
前記電源側端子101,102,103と負荷側端子301,302,303と
の間の各電路には各相毎に電流検出用の変流器21,22,23
がそれぞれ設けられている。各変流器21,22,23の二次側
には二次出力の絶対値を得るための全波整流回路31,32,
33がそれぞれ接続され、さらにこれら各全波整流回路3
1,32,33の出力側に負担回路41,42,43がそれぞれ接続さ
れている。これらの各負担回路41,42,43の各第１の出力
端子は、各対応する負担回路41,42,43に誘起する出力信
号の実効値または平均値を得るための、波形変換回路9
1,92,93にそれぞれ接続されている。波形変換回路91,9
2,93の各出力信号は各対応するダイオード161,162,163
よりなるＯＲ回路160に入力される。前記負担回路41,4
2,43の各第２の出力端子はそれぞれダイオード131,132,
133よりなる最大値検出手段としてのＯＲ回路130の各入
力端子に接続されている。尚、前記各負担回路41,42,43
の前記第２の出力端子とは反対側の端部は共通電位点
（接地点）に接続されている。ＯＲ回路130は交流電路1
0に流れる電流の最大値に対応する信号を出力する。Ｏ
Ｒ回路130の出力側は一個以上のツエナーダイオード140
を介して時限発生回路150に接続されている。時限発生
回路150の出力端子はサイリスタ120のゲートに接続され
ている。また、前記波形変換回路91,92,93の各出力信号
のうち最大のものを前記ＯＲ回路160を介して受けデイ
ジタル信号に変換するＡ／Ｄ変換回路100が設けられて
いる。Ａ／Ｄ変換回路100の各出力はマイクロコンピユ
ータ110に入力されるようになされている。尚、この回
路ではＡ／Ｄ変換回路100及びマイクロコンピユータ110
の作動用電源としてＯＲ回路130出力にもとづいて動作
する電源回路500が設けられている。そしてマイクロコ
ンピユータ110の出力信号がサイリスタ120のゲートに直
接与えられるように接続されている。このサイリスタ12
0には直列に釈放形電磁引外し装置80が接続され、この
釈放形電磁引外し装置80は前述の開離接点201,202,203
と機械的に連動するように構成されている。さらに本発
明の特徴的構成として、マイクロコンピユータ110は第
１の出力ポート401及び第２の出力ポート402は論理積回
路403の入力端子に接続されている。
第１図の実施例の動作のうち変流器21,22,23の動作にも
とづいてマイクロコンピユータ110を動作させること、
及び時限発生回路150を動作させることは第３図の従来
例と同様である。こうして従来と同様な動作によりマイ
クロコンピユータ110はレベル判別及び時限発生動作を
行ない、第１の出力ポート401及び第２の出力ポート402
に出力信号を発する。論理積回路403は、第１の出力ポ
ート401及び第２の出力ポート402の両方に出力が発生し
た時にのみサイリスタ120にゲートトリガ信号を発しサ
イリスタ120をターンオンさせる。
とづいてマイクロコンピユータ110を動作させること、
及び時限発生回路150を動作させることは第３図の従来
例と同様である。こうして従来と同様な動作によりマイ
クロコンピユータ110はレベル判別及び時限発生動作を
行ない、第１の出力ポート401及び第２の出力ポート402
に出力信号を発する。論理積回路403は、第１の出力ポ
ート401及び第２の出力ポート402の両方に出力が発生し
た時にのみサイリスタ120にゲートトリガ信号を発しサ
イリスタ120をターンオンさせる。
上記の論理積回路はたとえば第２図に示すようにマイク
ロコンピユータ110の第１の出力ポート401及び第２の出
力ポート402の間を１つの抵抗404によつてつなぐことに
よつて構成される。ここで第１の出力ポート401はＰ−
ＭＯＳ出力であり常時はＬ出力つまりＯＦＦ状態であ
る。第２の出力ポート402はＮ−ＭＯＳ出力であり、常
時はＬ出力つまりＯＮ状態である。
ロコンピユータ110の第１の出力ポート401及び第２の出
力ポート402の間を１つの抵抗404によつてつなぐことに
よつて構成される。ここで第１の出力ポート401はＰ−
ＭＯＳ出力であり常時はＬ出力つまりＯＦＦ状態であ
る。第２の出力ポート402はＮ−ＭＯＳ出力であり、常
時はＬ出力つまりＯＮ状態である。
ノイズその他の原因でデイジタル処理手段、すなわちマ
イクロコンピユータ110に異常が発生し第１の出力ポー
ト401及び第２の出力ポート402のどちらか一方の出力状
態が反転しても、論理積が出力されないのでサイリスタ
120のゲートトリガ信号は発生しない。そしてサイリス
タ120のトリガリングは第１の出力ポート401がＯＮかつ
第２の出力ポート402がＯＦＦの時のみ行なわれる。
イクロコンピユータ110に異常が発生し第１の出力ポー
ト401及び第２の出力ポート402のどちらか一方の出力状
態が反転しても、論理積が出力されないのでサイリスタ
120のゲートトリガ信号は発生しない。そしてサイリス
タ120のトリガリングは第１の出力ポート401がＯＮかつ
第２の出力ポート402がＯＦＦの時のみ行なわれる。
なお抵抗404は第１の出力ポート401及び第２の出力ポー
ト402両方がＯＮ状態になつた場合の過電流を防止す
る。
ト402両方がＯＮ状態になつた場合の過電流を防止す
る。
なお、上記実施例では論理積回路403にマイクロコンピ
ユータ110の第１の出力ポート401及び第２の出力ポート
402を直接接続したが、その代りにトランジスタ、ＦＥ
Ｔ等の能動素子を介して接続してもよい。
ユータ110の第１の出力ポート401及び第２の出力ポート
402を直接接続したが、その代りにトランジスタ、ＦＥ
Ｔ等の能動素子を介して接続してもよい。
また上記実施例では論理積回路を正論理で表わしている
が負論理でも、正負論理混在でも同様に構成できること
は勿論である。また上記実施例では制御装置としてのマ
イクロコンピユータ110の２出力の論理積をとつたが３
以上の出力の論理積を用いてもよい。
が負論理でも、正負論理混在でも同様に構成できること
は勿論である。また上記実施例では制御装置としてのマ
イクロコンピユータ110の２出力の論理積をとつたが３
以上の出力の論理積を用いてもよい。
本発明によれば作動装置の駆動信号として、その制御装
置の２以上の出力の論理積を用いるので回路素子の故
障、ノイズ等により、複数の出力のうちの一部に誤信号
が発生しても回路しや断器の誤開離にいたらず、信頼性
の高い作動装置の駆動機能が安価な回路により得られ
る。
置の２以上の出力の論理積を用いるので回路素子の故
障、ノイズ等により、複数の出力のうちの一部に誤信号
が発生しても回路しや断器の誤開離にいたらず、信頼性
の高い作動装置の駆動機能が安価な回路により得られ
る。
第１図は、本発明の一実施例としての回路しや断器を示
すブロツク図、第２図は第１図における論理積回路の１
例の図、第３図は従来の回路しや断器を示すブロツク図
である。 101,102,103…電源側端子、201,202,203…開離接点、30
1,302,303…負荷側端子、21,22,23…変流器、31,32,33
…全波整流回路、41,42,43…負担回路、80…釈放形電磁
引外し装置、90…波形変換回路、110…マイクロコンピ
ユータ、120…サイリスタ、130…ＯＲ回路、140…ツエ
ナーダイオード、150…時限発生回路、100…Ａ／Ｄ変換
回路、401,402…出力ポート、403…論理積回路
すブロツク図、第２図は第１図における論理積回路の１
例の図、第３図は従来の回路しや断器を示すブロツク図
である。 101,102,103…電源側端子、201,202,203…開離接点、30
1,302,303…負荷側端子、21,22,23…変流器、31,32,33
…全波整流回路、41,42,43…負担回路、80…釈放形電磁
引外し装置、90…波形変換回路、110…マイクロコンピ
ユータ、120…サイリスタ、130…ＯＲ回路、140…ツエ
ナーダイオード、150…時限発生回路、100…Ａ／Ｄ変換
回路、401,402…出力ポート、403…論理積回路
Claims (1)
- 【請求項１】電路に挿入される開離可能な接点、前記接
点を開離させるための釈放装置、前記釈放装置に釈放動
作をさせるための作動装置及び所定の事故電流に応動し
前記作動装置を作動させる制御装置を具備した回路しや
断器において、 前記制御装置は、前記所定の事故電流に応動して制御出
力の極性を反転する第１の出力ポートと、前記所定の事
故電流に応動して制御出力の極性を反転し、前記第１の
出力ポートの制御出力と異なる極性の制御出力を行なう
第２の出力ポートとを有するマイクロコンピユータによ
り構成されたデイジタル処理手段と、 前記デイジタル処理手段の前記第１の出力ポートと前記
第２の出力ポートとに接続され、前記第１の出力ポート
の制御出力と前記第２の出力ポートの制御出力との論理
積をとる演算を行ない、前記第１の出力ポートの制御出
力の極性及び前記第２の出力ポートの制御出力の極性が
反転している場合に、前記作動装置に制御出力を与える
論理積手段と、 を具備したことを特徴とする回路しや断器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016256A JPH0669262B2 (ja) | 1986-01-27 | 1986-01-27 | 回路しや断器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016256A JPH0669262B2 (ja) | 1986-01-27 | 1986-01-27 | 回路しや断器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62173917A JPS62173917A (ja) | 1987-07-30 |
| JPH0669262B2 true JPH0669262B2 (ja) | 1994-08-31 |
Family
ID=11911482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61016256A Expired - Lifetime JPH0669262B2 (ja) | 1986-01-27 | 1986-01-27 | 回路しや断器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669262B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0326458Y2 (ja) * | 1981-03-19 | 1991-06-07 | ||
| JPS6032211A (ja) * | 1983-07-29 | 1985-02-19 | 三菱電機株式会社 | 回路しや断器 |
| JPS6059915A (ja) * | 1983-09-09 | 1985-04-06 | 株式会社日立製作所 | 事故電流保護装置および事故電流保護システム |
-
1986
- 1986-01-27 JP JP61016256A patent/JPH0669262B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62173917A (ja) | 1987-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4194231A (en) | Dual voltage ground fault protector | |
| CA2268575C (en) | Circuit breaker | |
| US12306269B2 (en) | Electrical fault detection and interruption device and related electrical connectors and electrical appliances | |
| US4736264A (en) | Primary switched-mode power supply unit | |
| JP2992449B2 (ja) | 回路遮断器 | |
| US20250047089A1 (en) | Circuit breaker | |
| JPH09140051A (ja) | 電源装置 | |
| JPS6356120A (ja) | 遠隔操作開閉器の制御装置 | |
| JPS62173917A (ja) | 回路しや断器 | |
| JP2603662B2 (ja) | 回路保護器 | |
| RU2118029C1 (ru) | Устройство защиты трехфазных нагрузок | |
| US11381193B2 (en) | Embedded electronic motor disconnect | |
| JPS6217852Y2 (ja) | ||
| JPS62173918A (ja) | 回路しや断器 | |
| JPH0729697Y2 (ja) | 開閉器の引外し装置 | |
| JPS62117226A (ja) | 開閉器の遮断不能検出装置 | |
| JPS63249059A (ja) | 無接点接触器の異常検出装置 | |
| JPH04372519A (ja) | 遮断器 | |
| JPH0732531B2 (ja) | 電力変換器の故障検出装置 | |
| CN116508249A (zh) | 转换器设备以及用于操作转换器设备的方法 | |
| WO1992020130A1 (en) | Electrical protection devices | |
| JPH0398425A (ja) | 電源開閉回路 | |
| JPS60180326A (ja) | 半導体しや断器の動作状態検出装置 | |
| JPH0670456A (ja) | 静止形開閉器 | |
| JPS6151491B2 (ja) |