JPH03265131A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03265131A JPH03265131A JP6272490A JP6272490A JPH03265131A JP H03265131 A JPH03265131 A JP H03265131A JP 6272490 A JP6272490 A JP 6272490A JP 6272490 A JP6272490 A JP 6272490A JP H03265131 A JPH03265131 A JP H03265131A
- Authority
- JP
- Japan
- Prior art keywords
- boron
- ions
- ion implantation
- fluorine
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体装置の製造方法、特に、浅いｐ−ｎ接合を形成す
る方法に関し、 不純物の活性化工程における拡散を抑制して浅いｐ−ｎ
接合を形成する方法を提供することを目的とし、 ｎ型の半導体層に、フッ素イオンと二フツ化永つ素イオ
ンとを連続イオン注入し、熱処理を施す工程を有する半
導体装置の製造方法、特に、上記工程のニフツ化ホウ素
イオンのイオン注入工程を、このイオン注入によって形
成されるホウ素の低濃度領域が、フッ素イオンのイオン
注入によって形成されていたフッ素濃度のピークに一致
するようにする半導体装置の製造方法をもって槽底され
る。
る方法に関し、 不純物の活性化工程における拡散を抑制して浅いｐ−ｎ
接合を形成する方法を提供することを目的とし、 ｎ型の半導体層に、フッ素イオンと二フツ化永つ素イオ
ンとを連続イオン注入し、熱処理を施す工程を有する半
導体装置の製造方法、特に、上記工程のニフツ化ホウ素
イオンのイオン注入工程を、このイオン注入によって形
成されるホウ素の低濃度領域が、フッ素イオンのイオン
注入によって形成されていたフッ素濃度のピークに一致
するようにする半導体装置の製造方法をもって槽底され
る。
［産業上の利用分野〕
本発明は、半導体装置の製造方法、特に、浅いｐ−ｎ接
合を形成する方法に関する。
合を形成する方法に関する。
ＶＬＳ Ｉをさらに高集積化・高性能化するためには、
素子寸法の縮小が必要である０例えばＭＯ５型電界効果
トランジスタにおいては、素子寸法を縮小するためにチ
ャンネル長を短くすると、いわゆる短チャンネル効果と
呼ばれる不都合な現象の発生を避けることができない、
この短チャンネル効果を防ぐ手段として、ソース・ドレ
インを形成するｐ−ｎ接合を浅く形成することが有効で
あることが知られている。
素子寸法の縮小が必要である０例えばＭＯ５型電界効果
トランジスタにおいては、素子寸法を縮小するためにチ
ャンネル長を短くすると、いわゆる短チャンネル効果と
呼ばれる不都合な現象の発生を避けることができない、
この短チャンネル効果を防ぐ手段として、ソース・ドレ
インを形成するｐ−ｎ接合を浅く形成することが有効で
あることが知られている。
浅いｐ−ｎ接合を形成するためには、従来技術において
は、ｎ型シリコン層上に、熱酸化法等を使用して５０人
厚程度の二酸化シリコン層等を形成した後、この薄い二
酸化シリコン層等を介してニフツ化ホウ素イオン（ＢＦ
ｔ”）を１０ＫｅＶ程度の低い打ち込みエネルギーをも
ってイオン注入し、８５０“Ｃの温度で１０分間程度熱
処理を施して活性化している。
は、ｎ型シリコン層上に、熱酸化法等を使用して５０人
厚程度の二酸化シリコン層等を形成した後、この薄い二
酸化シリコン層等を介してニフツ化ホウ素イオン（ＢＦ
ｔ”）を１０ＫｅＶ程度の低い打ち込みエネルギーをも
ってイオン注入し、８５０“Ｃの温度で１０分間程度熱
処理を施して活性化している。
ただ、上記の従来技術においては、二フツ化ホウ素イオ
ン（ＢＦｔ ” ）をイオン注入した後になされる不純
物の活性化のための熱処理工程において不純物ホウ素が
深さ方向に拡散することを阻止しえないため、イオン注
入は浅く実行したとしても、結果的には、深さが０．１
ｎ以下の浅いｐ−ｎ接合を形成することは困難である。
ン（ＢＦｔ ” ）をイオン注入した後になされる不純
物の活性化のための熱処理工程において不純物ホウ素が
深さ方向に拡散することを阻止しえないため、イオン注
入は浅く実行したとしても、結果的には、深さが０．１
ｎ以下の浅いｐ−ｎ接合を形成することは困難である。
本発明の目的は、この欠点を解消することにあり、不純
物の活性化工程における拡散を抑制して浅いｐ−ｎ接合
を形成する方法を提供することにある。
物の活性化工程における拡散を抑制して浅いｐ−ｎ接合
を形成する方法を提供することにある。
上記の目的は、ｎ型の半導体層（１）に、フッ素イオン
とニフツ化ホウ素イオンとを連続してイオン注入し、そ
の後、熱処理を施す工程を有することを特徴とする半導
体装置の製造方法によって達成される。
とニフツ化ホウ素イオンとを連続してイオン注入し、そ
の後、熱処理を施す工程を有することを特徴とする半導
体装置の製造方法によって達成される。
上記の工程において、前記の二フツ化ホウ素イオンのイ
オン注入工程を、このイオン注入によって形成されるホ
ウ素の低濃度領域が、前記のフッ素イオンのイオン注入
によって形成されたフッ素濃度のピークに一致するよう
にすると、浅いｐ −ｎ接合を形成するために、さらに
効果的である。
オン注入工程を、このイオン注入によって形成されるホ
ウ素の低濃度領域が、前記のフッ素イオンのイオン注入
によって形成されたフッ素濃度のピークに一致するよう
にすると、浅いｐ −ｎ接合を形成するために、さらに
効果的である。
換言すれば、ｎ型の半導体層（１）に、フッ素イオンを
、次工程においてｐ−ｎ接合形成のために導入されるホ
ウ素の低濃度領域にピークが来るようにイオン注入し、
次いで、ニフツ化ホウ素イオンをイオン注入すること覧
すると、浅いｐ−ｎ接合を形成するために効果的である
。
、次工程においてｐ−ｎ接合形成のために導入されるホ
ウ素の低濃度領域にピークが来るようにイオン注入し、
次いで、ニフツ化ホウ素イオンをイオン注入すること覧
すると、浅いｐ−ｎ接合を形成するために効果的である
。
アモルファスシリコンは非結晶構造であるので、不純物
をイオン注入した場合、不純物とシリコン原子との衝突
頻度が単結晶シリコンの場合より高くなるため、不純物
が浅く導入される。
をイオン注入した場合、不純物とシリコン原子との衝突
頻度が単結晶シリコンの場合より高くなるため、不純物
が浅く導入される。
単結晶シリコンをアモルファス化する方法としては、シ
リコンイオンをイオン注入する方法が一般に知られてい
る。この方法を使用して単結晶シリコン層をアモルファ
ス化した後にニフツ化ホウ素イオン（ＢＦｔ ’ ）を
イオン注入すれば、低濃度領域のチャネリングが抑制さ
れ、不純物ホウ素を浅く導入することができる。しかし
、その後に実行される不純物活性化のための高温熱処理
工程において、アモルファス化したシリコン層は再び単
結晶シリコン層に復帰する。この時、導入された不純物
ホウ素が深さ方向に拡散するため、イオン注入初期の浅
い不純物プロファイルを維持することは困難である。
リコンイオンをイオン注入する方法が一般に知られてい
る。この方法を使用して単結晶シリコン層をアモルファ
ス化した後にニフツ化ホウ素イオン（ＢＦｔ ’ ）を
イオン注入すれば、低濃度領域のチャネリングが抑制さ
れ、不純物ホウ素を浅く導入することができる。しかし
、その後に実行される不純物活性化のための高温熱処理
工程において、アモルファス化したシリコン層は再び単
結晶シリコン層に復帰する。この時、導入された不純物
ホウ素が深さ方向に拡散するため、イオン注入初期の浅
い不純物プロファイルを維持することは困難である。
本発明に係る半導体装置の製造方法においては、単結晶
シリコン層にフッ素イオンを、次工程においてｐ−ｎ接
合形成のために導入されるホウ素の低濃度領域（チャネ
リング領域）に濃度ピークが来るように注入エネルギー
を制御して導入することによって、単結晶シリコン層は
アモルファス化されて、その後にイオン注入される二フ
ツ化ホウ素イオンのチャネリングが抑制され、不純物ホ
ウ素が浅く導入されると＼もに、ホウ素の低濃度領域に
フッ素が多く存在するため、不純物活性化のための熱処
理工程において、ホウ素が深さ方向番こ拡散することが
抑制され、不純物プロファイルはイオン注入初期と殆ど
変わることがなく、浅いｐ−ｎ接合が形成される。
シリコン層にフッ素イオンを、次工程においてｐ−ｎ接
合形成のために導入されるホウ素の低濃度領域（チャネ
リング領域）に濃度ピークが来るように注入エネルギー
を制御して導入することによって、単結晶シリコン層は
アモルファス化されて、その後にイオン注入される二フ
ツ化ホウ素イオンのチャネリングが抑制され、不純物ホ
ウ素が浅く導入されると＼もに、ホウ素の低濃度領域に
フッ素が多く存在するため、不純物活性化のための熱処
理工程において、ホウ素が深さ方向番こ拡散することが
抑制され、不純物プロファイルはイオン注入初期と殆ど
変わることがなく、浅いｐ−ｎ接合が形成される。
以下、図面を参照しつ覧、本発明の一実施例に係る浅い
ｐ−ｎ接合の形成方法について説明する。
ｐ−ｎ接合の形成方法について説明する。
第１図（ａ）参照
ｎ型のシリコン基板１上に、熱酸化をなして５０人厚程
度の二酸化シリコン層２を形成する。
度の二酸化シリコン層２を形成する。
第１図（ｂ）参照
三フツ化ホウ素（ＢＦｓ）をイオン化してフッ素イオン
（Ｆ−）と二フツ化ホウ素イオン（ＢＦＺ”）とを製造
し、先づその中のフッ素イオンを抽出して打ち込みエネ
ルギー２５ＫｅＶ、ドーズ量４Ｘ１０ＩＳｃｍ−ｔをも
ってイオン注入し、次に、二フツ化ホウ素イオンを抽出
して打ち込みエネルギー１０ＫｅＶ、ドーズ量Ｉ Ｘ
１０ ｌＳｃ ｍ−”をもってイオン注入する。
（Ｆ−）と二フツ化ホウ素イオン（ＢＦＺ”）とを製造
し、先づその中のフッ素イオンを抽出して打ち込みエネ
ルギー２５ＫｅＶ、ドーズ量４Ｘ１０ＩＳｃｍ−ｔをも
ってイオン注入し、次に、二フツ化ホウ素イオンを抽出
して打ち込みエネルギー１０ＫｅＶ、ドーズ量Ｉ Ｘ
１０ ｌＳｃ ｍ−”をもってイオン注入する。
第２図参照
この時の深さ方向に対するホウ素のＳ ＩＭＳ分析によ
る濃度分布を第２図のグラフＡに示す、参考までに、従
来の方法、すなわち、フッ素イオン（Ｆ−）をイオン注
入することなくニフツ化ホウ素イオン（ＢＦＺ”）のみ
を打ち込みエネルギー１０ＫｅＶ、ドーズ量Ｉ Ｘ １
０”ｃｍ−”をもッテイオン注入した場合のホウ素濃度
分布を第２図のグラフＢに示す、グラフＡとグラフＢと
を比較して明らかなように、本発明の方法を使用した場
合（グラフＡ）には、ホウ素の導入深さは浅くなる。
る濃度分布を第２図のグラフＡに示す、参考までに、従
来の方法、すなわち、フッ素イオン（Ｆ−）をイオン注
入することなくニフツ化ホウ素イオン（ＢＦＺ”）のみ
を打ち込みエネルギー１０ＫｅＶ、ドーズ量Ｉ Ｘ １
０”ｃｍ−”をもッテイオン注入した場合のホウ素濃度
分布を第２図のグラフＢに示す、グラフＡとグラフＢと
を比較して明らかなように、本発明の方法を使用した場
合（グラフＡ）には、ホウ素の導入深さは浅くなる。
第１図（ｃ）参照
８５０℃の温度において１０分間熱処理を施して不純物
ホウ素を活性化し、ｎ型シリコン基板１上に０．１ｎ厚
程度の薄いｐ型シリコン層３を形成する。
ホウ素を活性化し、ｎ型シリコン基板１上に０．１ｎ厚
程度の薄いｐ型シリコン層３を形成する。
第３図参照
この時の深さ方向に対するホウ素のＳＩＭＳ分析による
濃度分布を第３図のグラフＡに示す、参考までに、従来
の方法、すなわち、フッ素イオン（Ｆ−）をイオン注入
することなくニフツ化ホウ素イオン（ＢＦＺ”）のみを
イオン注入して、８５０°Ｃの温度で１０分間熱処理を
施した場合のホウ素濃度分布を第３図のグラフＢに示す
、グラフＡとグラフＢとを比較して明らかなように、本
発明の方法を使用した場合（グラフＡ）には、ホウ素の
深さ方向への拡散が抑制され、しかも、深さ方向に対す
る濃度の変化が急峻になって、良好な浅いｐ−ｎ接合が
形成されている。
濃度分布を第３図のグラフＡに示す、参考までに、従来
の方法、すなわち、フッ素イオン（Ｆ−）をイオン注入
することなくニフツ化ホウ素イオン（ＢＦＺ”）のみを
イオン注入して、８５０°Ｃの温度で１０分間熱処理を
施した場合のホウ素濃度分布を第３図のグラフＢに示す
、グラフＡとグラフＢとを比較して明らかなように、本
発明の方法を使用した場合（グラフＡ）には、ホウ素の
深さ方向への拡散が抑制され、しかも、深さ方向に対す
る濃度の変化が急峻になって、良好な浅いｐ−ｎ接合が
形成されている。
本発明の方法を使用して、例えばＭＯ３型電界効果トラ
ンジスタのソース・ドレインを形成すれば、ソース・ド
レインのｐ−ｎ接合は浅く形成されるので、素子寸法を
縮小化しても短チャンネル効果を防ぐことが可能である
。
ンジスタのソース・ドレインを形成すれば、ソース・ド
レインのｐ−ｎ接合は浅く形成されるので、素子寸法を
縮小化しても短チャンネル効果を防ぐことが可能である
。
なお、ｐ型シリコン層３の表面のシート抵抗値を測定し
た結果を第１表に示す。
た結果を第１表に示す。
第１表
第１表から明らかなように、本発明の方法を使用した場
合には従来の方法を使用した場合よりもシート抵抗値が
低くなっている。この事は、第３図に示すように、ｐ型
シリコン層３の表面におけるホウ素濃度が本発明の方法
を使用した場合には従来の方法を使用した場合よりも高
くなることによるものである。
合には従来の方法を使用した場合よりもシート抵抗値が
低くなっている。この事は、第３図に示すように、ｐ型
シリコン層３の表面におけるホウ素濃度が本発明の方法
を使用した場合には従来の方法を使用した場合よりも高
くなることによるものである。
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、ｎ型の半導体層に、フッ素イオンと二フ
ツ化ホウ素イオンとを逐次連続してイオン注入し、熱処
理を施すこと＼されているので、ニフツ化ホウ素をイオ
ン注入した時に低濃度領域のチャネリングが抑制されて
ホウ素が浅く導入され、浅い接合が形成される。特に、
前記のニフツ化ホウ素イオンのイオン注入工程を、この
イオン注入によって形成されるホウ素の低濃度領域が、
前記のフッ素イオンのイオン注入によって形成されたフ
ッ素濃度のピークに一致するようにすると、換言すれば
、ｎ型の半導体層に対するフッ素イオン注入深さを、次
工程において導入されるホウ素の低濃度領域にピークが
一致するようにすると、ニフツ化ホウ素をイオン注入し
た時に低濃度領域のチャネリングが抑制されてホウ素が
浅←導入され、しかも、熱処理工程において低濃度１ａ
域に多く存在するフッ素の作用によってホウ素が深さ方
向に拡散することが抑制されるので、浅い接合の形成が
さらに効果的になされ、素子の縮小化に大きく寄与する
ことができる。
法においては、ｎ型の半導体層に、フッ素イオンと二フ
ツ化ホウ素イオンとを逐次連続してイオン注入し、熱処
理を施すこと＼されているので、ニフツ化ホウ素をイオ
ン注入した時に低濃度領域のチャネリングが抑制されて
ホウ素が浅く導入され、浅い接合が形成される。特に、
前記のニフツ化ホウ素イオンのイオン注入工程を、この
イオン注入によって形成されるホウ素の低濃度領域が、
前記のフッ素イオンのイオン注入によって形成されたフ
ッ素濃度のピークに一致するようにすると、換言すれば
、ｎ型の半導体層に対するフッ素イオン注入深さを、次
工程において導入されるホウ素の低濃度領域にピークが
一致するようにすると、ニフツ化ホウ素をイオン注入し
た時に低濃度領域のチャネリングが抑制されてホウ素が
浅←導入され、しかも、熱処理工程において低濃度１ａ
域に多く存在するフッ素の作用によってホウ素が深さ方
向に拡散することが抑制されるので、浅い接合の形成が
さらに効果的になされ、素子の縮小化に大きく寄与する
ことができる。
第１図（ａ） ・ （ｂ） ・ （ｃ）は、本発明
の一実施例に係る半導体装置の製造方法の一部工程であ
り、本発明の要旨に係る浅い接合の形成工程を説明する
工程図である。 第２図は、ニフツ化ホウ素をイオン注入した後の、ホウ
素濃度とそれに対応する深さとの関係を示す図である。 第３図は、熱処理後の、ホウ素濃度とそれに対応する深
さとの関係を示す図である。 本発明 １＋ｗＪ ・ｎ型半導体層、 ・二酸化シリコン層、 ・Ｐ型半導体層。
の一実施例に係る半導体装置の製造方法の一部工程であ
り、本発明の要旨に係る浅い接合の形成工程を説明する
工程図である。 第２図は、ニフツ化ホウ素をイオン注入した後の、ホウ
素濃度とそれに対応する深さとの関係を示す図である。 第３図は、熱処理後の、ホウ素濃度とそれに対応する深
さとの関係を示す図である。 本発明 １＋ｗＪ ・ｎ型半導体層、 ・二酸化シリコン層、 ・Ｐ型半導体層。
Claims (1)
- 【特許請求の範囲】 〔１〕ｎ型の半導体層（１）に、フッ素イオンと二フツ
化ホウ素イオンとを連続してイオン注入し、熱処理を施
す 工程を有することを特徴とする半導体装置の製造方法。 〔２〕前記二フツ化ホウ素イオンのイオン注入工程は、
該イオン注入により形成されるホウ素の低濃度領域を、
前記フッ素イオンのイオン注入により形成されたフッ素
濃度のピークに一致させることを特徴とする請求項［１
］記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6272490A JPH03265131A (ja) | 1990-03-15 | 1990-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6272490A JPH03265131A (ja) | 1990-03-15 | 1990-03-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03265131A true JPH03265131A (ja) | 1991-11-26 |
Family
ID=13208600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6272490A Pending JPH03265131A (ja) | 1990-03-15 | 1990-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03265131A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999014799A1 (en) * | 1997-09-16 | 1999-03-25 | Varian Semiconductor Equipment Associates, Inc. | Methods for forming shallow junctions in semiconductor wafers |
| KR100327433B1 (ko) * | 2000-03-20 | 2002-03-13 | 박종섭 | 반도체소자의 접합 형성방법 |
| DE102004013478A1 (de) * | 2004-03-18 | 2005-10-06 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss |
-
1990
- 1990-03-15 JP JP6272490A patent/JPH03265131A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999014799A1 (en) * | 1997-09-16 | 1999-03-25 | Varian Semiconductor Equipment Associates, Inc. | Methods for forming shallow junctions in semiconductor wafers |
| US6069062A (en) * | 1997-09-16 | 2000-05-30 | Varian Semiconductor Equipment Associates, Inc. | Methods for forming shallow junctions in semiconductor wafers |
| JP2001516969A (ja) * | 1997-09-16 | 2001-10-02 | バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド | 半導体ウェーハに浅い接合を形成する方法 |
| KR100327433B1 (ko) * | 2000-03-20 | 2002-03-13 | 박종섭 | 반도체소자의 접합 형성방법 |
| DE102004013478A1 (de) * | 2004-03-18 | 2005-10-06 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss |
| US7618871B2 (en) | 2004-03-18 | 2009-11-17 | Austriamicrosystems Ag | Method for the production of a bipolar transistor comprising an improved base terminal |
| DE102004013478B4 (de) * | 2004-03-18 | 2010-04-01 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7400018B2 (en) | End of range (EOR) secondary defect engineering using chemical vapor deposition (CVD) substitutional carbon doping | |
| US8187959B2 (en) | Semiconductor substrate with solid phase epitaxial regrowth with reduced junction leakage and method of producing same | |
| US7816237B2 (en) | Ultra shallow junction formation by epitaxial interface limited diffusion | |
| US4629520A (en) | Method of forming shallow n-type region with arsenic or antimony and phosphorus | |
| GB2185350A (en) | A method for MOS transistor manufacture | |
| US6130144A (en) | Method for making very shallow junctions in silicon devices | |
| JPH07101677B2 (ja) | 半導体装置の製造方法 | |
| KR0144020B1 (ko) | 낮은 면저항을 갖는 접합 형성방법 | |
| JPS6362227A (ja) | Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正 | |
| US4851360A (en) | NMOS source/drain doping with both P and As | |
| US20100015788A1 (en) | Method for manufacturing semiconductor device | |
| JPH03265131A (ja) | 半導体装置の製造方法 | |
| JPH0677247A (ja) | 半導体装置の形成方法 | |
| US5646057A (en) | Method for a MOS device manufacturing | |
| JPH0526343B2 (ja) | ||
| GB2159662A (en) | Forming diffused junctions | |
| JPH03209834A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JP2004214387A (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| JPH06151348A (ja) | 半導体装置の製造方法 | |
| JP2846329B2 (ja) | 半導体装置の製造方法 | |
| JPS6356916A (ja) | 半導体装置の製造方法 | |
| JP2653513B2 (ja) | 半導体装置の製造方法 | |
| JPH0697424A (ja) | 半導体素子の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 |