JPH03265143A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH03265143A JPH03265143A JP2064713A JP6471390A JPH03265143A JP H03265143 A JPH03265143 A JP H03265143A JP 2064713 A JP2064713 A JP 2064713A JP 6471390 A JP6471390 A JP 6471390A JP H03265143 A JPH03265143 A JP H03265143A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gate
- film
- film transistor
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、特にゲートが能動領域の下部に位置する薄膜
トランジスタの製造方法に関するものである。
トランジスタの製造方法に関するものである。
従来の技術
近年、薄膜トランジスタは、液晶デイスプレィのアクテ
ィブマトリクス素子や、ＳＲＡＭセルの負荷素子への応
用を自損して、盛んに研究が進められている。特にゲー
トが能動領域の下部に位置する、いわゆる、ボトムゲー
ト型の薄膜トランジスタは、バルクｎチャネルＭＯＳト
ランジスタ上部に、ボトムゲート型のＰチャネル薄膜ト
ランジスタを積層形成すれば、セル面積を増大させるこ
となく、ラッチアップフリーで、かつ低消費電力のＣＭ
Ｏ８−８ＲＡＭの実現に利用できる。このため、ボトム
ゲート型の薄膜トランジスタの特性向上のための様々な
アプローチがなされている。
ィブマトリクス素子や、ＳＲＡＭセルの負荷素子への応
用を自損して、盛んに研究が進められている。特にゲー
トが能動領域の下部に位置する、いわゆる、ボトムゲー
ト型の薄膜トランジスタは、バルクｎチャネルＭＯＳト
ランジスタ上部に、ボトムゲート型のＰチャネル薄膜ト
ランジスタを積層形成すれば、セル面積を増大させるこ
となく、ラッチアップフリーで、かつ低消費電力のＣＭ
Ｏ８−８ＲＡＭの実現に利用できる。このため、ボトム
ゲート型の薄膜トランジスタの特性向上のための様々な
アプローチがなされている。
以下、図面を参照しながら、従来のボトムゲート型の薄
膜トランジスタの製造方法について説明する。
膜トランジスタの製造方法について説明する。
第５図（ａ）〜（ｆ）は従来のボトムゲート型薄膜トラ
ンジスタの製造工程順断面図であり、第６図は従来の製
造方法によって形成されたボトムゲート型薄膜トランジ
スタのゲート電極およびゲート酸化膜および能動領域ポ
リシリコン薄膜を含む局部の断面図である。
ンジスタの製造工程順断面図であり、第６図は従来の製
造方法によって形成されたボトムゲート型薄膜トランジ
スタのゲート電極およびゲート酸化膜および能動領域ポ
リシリコン薄膜を含む局部の断面図である。
第５図および第６図において、５１はシリコン基板、５
２は厚いシリコン酸化膜、５３はポリシリコン膜、５４
はリン添加したポリシリコン膜、５５はゲート酸化膜、
５６はポリシリコン膜、５７はレジストマスク、５８は
ソース領域、５９はドレイン領域、６０は層間絶縁膜、
６１はＡＱ配線である。
２は厚いシリコン酸化膜、５３はポリシリコン膜、５４
はリン添加したポリシリコン膜、５５はゲート酸化膜、
５６はポリシリコン膜、５７はレジストマスク、５８は
ソース領域、５９はドレイン領域、６０は層間絶縁膜、
６１はＡＱ配線である。
従来のボトムゲート型の薄膜トランジスタの製造方法で
は、ゲート電極として用いるポリシリコン膜５３の低抵
抗化のための不純物添加を、例えば、ホフフィン（ＰＨ
ｓ）を用いた１０００℃の酸素雰囲気中でのリンの熱拡
散により行っていた。
は、ゲート電極として用いるポリシリコン膜５３の低抵
抗化のための不純物添加を、例えば、ホフフィン（ＰＨ
ｓ）を用いた１０００℃の酸素雰囲気中でのリンの熱拡
散により行っていた。
発明が解決しようとする課題
しかしながら、上記のような製造方法では、ポリシリコ
ン膜５３へのリンの熱拡散工程中において、リンの添加
濃度の増大にともなうシリコンの自己拡散係数の増大に
より、ポリシリコンの急激な粒成長が生じるため、リン
添加されたポリシリコン膜５４の表面は、第６図に示す
ように、大きな凹凸をもったものとなる。ボトムゲート
型の薄型トランジスタのゲート酸化膜は、このリン添加
されたポリシリコンゲート電極の表面を熱酸化して形成
するため、第６図に示すように、ゲート酸化膜５５は、
リン添加されたポリシリコン５４の表面形状に大きく影
響を受け、表面凹凸の激しいものとなる。その結果、製
造される薄膜トランジスタにおいては、印加されるゲー
ト電界の局部的な集中が起こりやすくなり、ゲート酸化
膜の絶縁耐圧が低いという欠点を有していた。
ン膜５３へのリンの熱拡散工程中において、リンの添加
濃度の増大にともなうシリコンの自己拡散係数の増大に
より、ポリシリコンの急激な粒成長が生じるため、リン
添加されたポリシリコン膜５４の表面は、第６図に示す
ように、大きな凹凸をもったものとなる。ボトムゲート
型の薄型トランジスタのゲート酸化膜は、このリン添加
されたポリシリコンゲート電極の表面を熱酸化して形成
するため、第６図に示すように、ゲート酸化膜５５は、
リン添加されたポリシリコン５４の表面形状に大きく影
響を受け、表面凹凸の激しいものとなる。その結果、製
造される薄膜トランジスタにおいては、印加されるゲー
ト電界の局部的な集中が起こりやすくなり、ゲート酸化
膜の絶縁耐圧が低いという欠点を有していた。
本発明は上記欠点に鑑み、凹凸の小さな表面を有する不
純物添加されたポリシリコン膜を形成することで、絶縁
耐圧の大きなゲート絶縁膜を有する薄膜トランジスタの
製造方法を提供するものである。
純物添加されたポリシリコン膜を形成することで、絶縁
耐圧の大きなゲート絶縁膜を有する薄膜トランジスタの
製造方法を提供するものである。
課題を解決するための手段
上記問題を解決するために、本発明の薄膜トランジスタ
の製造方法では、ゲート電極に用いるポリシリコン膜へ
の不純物添加をイオン注入法で行なう。
の製造方法では、ゲート電極に用いるポリシリコン膜へ
の不純物添加をイオン注入法で行なう。
作用
上記製造方法によれば、イオン注入した不純物種の活性
化は９００℃以下の低温で十分なため、従来のリンの熱
拡散工程中に生じるようなシリコンの自己拡散係数の増
大、ポリシリコンの急激な粒成長が抑制され、得られる
不純物添加されたポリシリコン膜の表面は非常に凹凸の
小さなものとなる。この表面凹凸の小さな、不純物添加
されたポリシリコン膜を熱酸化して形成するゲート酸化
膜の表面凹凸も非常に小さなものとなり、凹凸に起因し
たゲート電界の局所的な集中が抑制される。その結果、
ゲート酸化膜耐圧にすぐれたボトムゲート型Ｎ膜トラン
ジスタを製造できる。
化は９００℃以下の低温で十分なため、従来のリンの熱
拡散工程中に生じるようなシリコンの自己拡散係数の増
大、ポリシリコンの急激な粒成長が抑制され、得られる
不純物添加されたポリシリコン膜の表面は非常に凹凸の
小さなものとなる。この表面凹凸の小さな、不純物添加
されたポリシリコン膜を熱酸化して形成するゲート酸化
膜の表面凹凸も非常に小さなものとなり、凹凸に起因し
たゲート電界の局所的な集中が抑制される。その結果、
ゲート酸化膜耐圧にすぐれたボトムゲート型Ｎ膜トラン
ジスタを製造できる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図（ａ）〜（ｆ）は、本発明の一実施例におけるボ
トムゲート型の薄膜トランジスタの製造工程順断面図で
あり、第２図はこの実施例で製造されたボトムゲート型
薄膜トランジスタのゲート電極およびゲート酸化膜およ
び能動領域ポリシリコン膜を含む断面図である。第３図
は本発明の一実施例におけるイオン注入によって不純物
添加したポリシリコン膜および従来の熱拡散によって不
純物添加したポリシリコン膜の表面凹凸の大きさと添加
した不純物濃度との関係を示したものである。第４図は
、本発明の一実施例におけるイオン注入によって不純物
添加したポリシリコン膜上に形成したゲート酸化膜およ
び従来の熱拡散によって不純物添加したポリシリコン膜
上に形成したゲート酸化膜の絶縁破壊電界強度を示した
ものである。
トムゲート型の薄膜トランジスタの製造工程順断面図で
あり、第２図はこの実施例で製造されたボトムゲート型
薄膜トランジスタのゲート電極およびゲート酸化膜およ
び能動領域ポリシリコン膜を含む断面図である。第３図
は本発明の一実施例におけるイオン注入によって不純物
添加したポリシリコン膜および従来の熱拡散によって不
純物添加したポリシリコン膜の表面凹凸の大きさと添加
した不純物濃度との関係を示したものである。第４図は
、本発明の一実施例におけるイオン注入によって不純物
添加したポリシリコン膜上に形成したゲート酸化膜およ
び従来の熱拡散によって不純物添加したポリシリコン膜
上に形成したゲート酸化膜の絶縁破壊電界強度を示した
ものである。
第１図において、１１はシリコン基板、１２は厚いシリ
コン酸化膜、１３はポリシリコン膜、１４はリンがイオ
ン注入されたポリシリコン膜、１５はゲート酸化膜、１
６はポリシリコン膜、１７はレジストマスク、１８はリ
ース領域、１９はドレイン領域、２０は層間絶縁膜、２
１はＡｅ配線である。
コン酸化膜、１３はポリシリコン膜、１４はリンがイオ
ン注入されたポリシリコン膜、１５はゲート酸化膜、１
６はポリシリコン膜、１７はレジストマスク、１８はリ
ース領域、１９はドレイン領域、２０は層間絶縁膜、２
１はＡｅ配線である。
本発明の一実施例のボトムゲート型Ｐチャ不ノ１薄膜ト
ランジスタの製造方法について第１図（ａ）〜（ｆ）に
従って各々の工程順に説明する。
ランジスタの製造方法について第１図（ａ）〜（ｆ）に
従って各々の工程順に説明する。
（ａ） 第１図（ａ）のようにシリコン基板１１を例
えば１０００℃４〜６時間程度の湿式熱酸化により、膜
厚０．８〜１．０μｍ程度の厚シリコン酸化膜１２を形
成する。続いて例えば減圧ＣＶＤ（こより厚さ１５００
〜１７００人のポリシリコン膜１３を堆積する。
えば１０００℃４〜６時間程度の湿式熱酸化により、膜
厚０．８〜１．０μｍ程度の厚シリコン酸化膜１２を形
成する。続いて例えば減圧ＣＶＤ（こより厚さ１５００
〜１７００人のポリシリコン膜１３を堆積する。
（ｂ） 第１図（ｂ）のように、ポリシリコン膜１３
を低抵抗化するため、例えばリンのイオン注入を加速電
圧５０〜１００Ｋｅｖで１〜３×１０１５ｃＩｌ″２程
度行なう。注入したリンの活性化は窒素雰囲気中９００
℃で３０分程度のアニールによって行なう。
を低抵抗化するため、例えばリンのイオン注入を加速電
圧５０〜１００Ｋｅｖで１〜３×１０１５ｃＩｌ″２程
度行なう。注入したリンの活性化は窒素雰囲気中９００
℃で３０分程度のアニールによって行なう。
（Ｃ） 第１図（Ｃ）のように、リン添加したポリシ
リコン膜１４を島状にパターニングしゲート電極を形成
する。続いて、リン添加したポリシリコン膜１４の表面
を９００℃の乾式もしくは湿式酸化することで厚さ４０
０〜８００Ａ程度のゲート酸化膜１５を形成する。
リコン膜１４を島状にパターニングしゲート電極を形成
する。続いて、リン添加したポリシリコン膜１４の表面
を９００℃の乾式もしくは湿式酸化することで厚さ４０
０〜８００Ａ程度のゲート酸化膜１５を形成する。
（ｄ） 第１図（ｄ）のように、例えば減圧ＣＶＤに
より厚さ４００〜１００ＯＡのポリシリコン膜１６を形
成した後、島状にパターニングする。
より厚さ４００〜１００ＯＡのポリシリコン膜１６を形
成した後、島状にパターニングする。
（ｅ） 第１図（ｅ）のように、レジストマスク１７
を用いて、例えばボロンのイオン注入を加速電圧３０Ｋ
ｅ Ｖで１〜３×１０１５ｃＩｌ−２程度行なう。窒
素雰囲気中９００℃で３０分程度アニールしてＰ＋型の
リース領域１８、ドレイン領域１９を形成する。
を用いて、例えばボロンのイオン注入を加速電圧３０Ｋ
ｅ Ｖで１〜３×１０１５ｃＩｌ−２程度行なう。窒
素雰囲気中９００℃で３０分程度アニールしてＰ＋型の
リース領域１８、ドレイン領域１９を形成する。
（ｆ） 第１図（ｆ）にように、レジストマスク１７
除去後、眉間絶縁膜２０として例えばＮＳＣを厚さ６０
００〜８０００Ａ堆積し、ソース領域１８、ドレイン領
域１９、ゲート電極１４とのコンタクトホールを形成し
た後、例えばスパッタによりＡｅ膜を厚さ１，０〜１．
５μｍ程度形成し、パターニングしてＡｅ配線２１を形
成する。
除去後、眉間絶縁膜２０として例えばＮＳＣを厚さ６０
００〜８０００Ａ堆積し、ソース領域１８、ドレイン領
域１９、ゲート電極１４とのコンタクトホールを形成し
た後、例えばスパッタによりＡｅ膜を厚さ１，０〜１．
５μｍ程度形成し、パターニングしてＡｅ配線２１を形
成する。
最後に水素雰囲気中で４００〜４５０℃、３０〜６０分
程度の程度ターを行ない、ＡＱ配線２１とソース領域１
８、ドレイン領域１９、ゲート電極１４とのオーミック
性接触を得るとともに、ポリシリコン膜１６中のダング
リングボンドを終端させ、薄膜トランジスタが完成する
。
程度の程度ターを行ない、ＡＱ配線２１とソース領域１
８、ドレイン領域１９、ゲート電極１４とのオーミック
性接触を得るとともに、ポリシリコン膜１６中のダング
リングボンドを終端させ、薄膜トランジスタが完成する
。
以上のようにして、製造された薄膜トランジスタは、第
２図に示すように、はとんど平坦か、ないしは非常に凹
凸の小さな表面を有する。ゲート電極１４、ゲート酸化
膜１５を有している。また、第３図に示すように、ゲー
ト電極の低抵抗化を図るため不純物濃度を増加させた場
合においても、イオン注入で不純物添加すれば表面凹凸
はほとんど増加しない。さらに、第４図に示すように、
本発明の〜実施例による薄膜トランジスタのゲート酸化
膜の絶縁破壊電界強度は、約３ Ｍ Ｖ ／ Ｃｌ１１
と、従来例に比べ約３倍増加しており、非常に良好な特
性が得られている。
２図に示すように、はとんど平坦か、ないしは非常に凹
凸の小さな表面を有する。ゲート電極１４、ゲート酸化
膜１５を有している。また、第３図に示すように、ゲー
ト電極の低抵抗化を図るため不純物濃度を増加させた場
合においても、イオン注入で不純物添加すれば表面凹凸
はほとんど増加しない。さらに、第４図に示すように、
本発明の〜実施例による薄膜トランジスタのゲート酸化
膜の絶縁破壊電界強度は、約３ Ｍ Ｖ ／ Ｃｌ１１
と、従来例に比べ約３倍増加しており、非常に良好な特
性が得られている。
なお、この実施例では、Ｐチャネル薄膜トランジスタの
場合を例にして説明したが、Ｎチャネル薄膜トランジス
タの場合においても同様の効果が得られることは言うま
でもない。また、ゲート酸化膜を熱酸化法のみでなく、
ＣＶＤ法で形成した場合にも同様の効果が得られること
は言うまでもない。
場合を例にして説明したが、Ｎチャネル薄膜トランジス
タの場合においても同様の効果が得られることは言うま
でもない。また、ゲート酸化膜を熱酸化法のみでなく、
ＣＶＤ法で形成した場合にも同様の効果が得られること
は言うまでもない。
発明の効果
以上のように、本発明の製造法によれば、ゲート電極用
ポリシリコン膜への不純物添加をイオン注入によって行
えば、表面の凹凸の小さなゲート電極およびゲート酸化
膜が得られ、ゲート絶縁耐圧性にすぐれたボトムゲート
型薄膜トランジスタが得られ、その実用的効果は大なる
ものがある。
ポリシリコン膜への不純物添加をイオン注入によって行
えば、表面の凹凸の小さなゲート電極およびゲート酸化
膜が得られ、ゲート絶縁耐圧性にすぐれたボトムゲート
型薄膜トランジスタが得られ、その実用的効果は大なる
ものがある。
第１図は本発明の一実擁例薄膜トランシスタの製造工程
順断面図、第２図は同実施例で形成された素子の局部断
面形状図、第３図はゲート酸化膜表面の凹凸の大きさの
不純物濃度依存性を示す特性図、第４図はゲート酸化膜
の絶縁破壊電界強度を示す特性図、第５図および第６図
はそれぞれ従来の薄膜トランジスタの製造工程順断面図
およびそれにより形成された素子の局部断面図である。 １１・・・・・・シリコン基板、１２・・・・・・厚い
シリコン酸化膜、１３・・・・・・ポリシリコン膜、１
４・・・・・・不純物添加されたポリシリコン膜、１５
・・・・・・ゲート酸化膜、１６・・・・・・ポリシリ
コン膜、１７・・・・・・レジストマスク、１８・・・
・・・ソース領域、１９・・・・・・ドレイン領域、２
０・・・・・・層間絶縁膜、２１・・・・・・Ａｅ配線
。
順断面図、第２図は同実施例で形成された素子の局部断
面形状図、第３図はゲート酸化膜表面の凹凸の大きさの
不純物濃度依存性を示す特性図、第４図はゲート酸化膜
の絶縁破壊電界強度を示す特性図、第５図および第６図
はそれぞれ従来の薄膜トランジスタの製造工程順断面図
およびそれにより形成された素子の局部断面図である。 １１・・・・・・シリコン基板、１２・・・・・・厚い
シリコン酸化膜、１３・・・・・・ポリシリコン膜、１
４・・・・・・不純物添加されたポリシリコン膜、１５
・・・・・・ゲート酸化膜、１６・・・・・・ポリシリ
コン膜、１７・・・・・・レジストマスク、１８・・・
・・・ソース領域、１９・・・・・・ドレイン領域、２
０・・・・・・層間絶縁膜、２１・・・・・・Ａｅ配線
。
Claims (1)
- ポリシリコンゲート電極上部にゲート絶縁膜を介して位
置する半導体薄膜に、ソース領域、チャネル領域、ドレ
イン領域を有し、前記ポリシリコンゲート電極への不純
物添加をイオン注入により行なうことを特徴とする薄膜
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2064713A JPH03265143A (ja) | 1990-03-15 | 1990-03-15 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2064713A JPH03265143A (ja) | 1990-03-15 | 1990-03-15 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03265143A true JPH03265143A (ja) | 1991-11-26 |
Family
ID=13266069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2064713A Pending JPH03265143A (ja) | 1990-03-15 | 1990-03-15 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03265143A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5286659A (en) * | 1990-12-28 | 1994-02-15 | Sharp Kabushiki Kaisha | Method for producing an active matrix substrate |
| US6323069B1 (en) | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6500703B1 (en) | 1993-08-12 | 2002-12-31 | Semicondcutor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6534832B2 (en) | 1993-09-07 | 2003-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and glass member and substrate member having film comprising aluminum, nitrogen and oxygen |
| US7038302B2 (en) | 1993-10-12 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Glass substrate assembly, semiconductor device and method of heat-treating glass substrate |
| CN115020335A (zh) * | 2022-08-09 | 2022-09-06 | 广州粤芯半导体技术有限公司 | 半导体结构的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679472A (en) * | 1979-12-04 | 1981-06-30 | Toshiba Corp | Preparing method of mos-type semiconductor device |
| JPS62123770A (ja) * | 1985-11-25 | 1987-06-05 | Nissan Motor Co Ltd | 半導体装置 |
| JPH02303071A (ja) * | 1989-05-17 | 1990-12-17 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1990
- 1990-03-15 JP JP2064713A patent/JPH03265143A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679472A (en) * | 1979-12-04 | 1981-06-30 | Toshiba Corp | Preparing method of mos-type semiconductor device |
| JPS62123770A (ja) * | 1985-11-25 | 1987-06-05 | Nissan Motor Co Ltd | 半導体装置 |
| JPH02303071A (ja) * | 1989-05-17 | 1990-12-17 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5286659A (en) * | 1990-12-28 | 1994-02-15 | Sharp Kabushiki Kaisha | Method for producing an active matrix substrate |
| US6323069B1 (en) | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6569724B2 (en) | 1992-03-25 | 2003-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor and method for forming the same |
| US6887746B2 (en) | 1992-03-25 | 2005-05-03 | Semiconductor Energy Lab | Insulated gate field effect transistor and method for forming the same |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6437366B1 (en) | 1993-08-12 | 2002-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6500703B1 (en) | 1993-08-12 | 2002-12-31 | Semicondcutor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US7381598B2 (en) | 1993-08-12 | 2008-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6534832B2 (en) | 1993-09-07 | 2003-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and glass member and substrate member having film comprising aluminum, nitrogen and oxygen |
| US7038302B2 (en) | 1993-10-12 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Glass substrate assembly, semiconductor device and method of heat-treating glass substrate |
| CN115020335A (zh) * | 2022-08-09 | 2022-09-06 | 广州粤芯半导体技术有限公司 | 半导体结构的形成方法 |
| CN115020335B (zh) * | 2022-08-09 | 2022-11-04 | 广州粤芯半导体技术有限公司 | 半导体结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8748266B2 (en) | Method of fabricating semiconductor device | |
| JPH05102483A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3414662B2 (ja) | Ｓｒａｍセル及びその製造方法 | |
| US5773340A (en) | Method of manufacturing a BIMIS | |
| JPH07249770A (ja) | 半導体装置及びその製造方法 | |
| US6271064B2 (en) | Thin film transistor and method of manufacturing the same | |
| JP2658569B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2996694B2 (ja) | 半導体スタックトｃｍｏｓ装置の製造方法 | |
| JPH0468565A (ja) | 半導体装置及びその製造方法 | |
| JP2624341B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3319856B2 (ja) | 半導体装置及びその製造方法 | |
| JP2874062B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2931568B2 (ja) | 半導体装置およびその製造方法 | |
| JP2842505B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP2914052B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JPH0775237B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3123182B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06224416A (ja) | Ｍｏｓ電界効果型トランジスタ及びその製造方法、並びにそのｍｏｓ電界効果型トランジスタを用いた半導体装置 | |
| KR940000989B1 (ko) | 다결정 실리콘 초박막 전계효과 트랜지스터의 제조방법 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPH0555577A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08293599A (ja) | 半導体装置およびその製造方法 | |
| JPH05259457A (ja) | 薄膜トランジスタ |