JPH0326683Y2 - - Google Patents

Description

【考案の詳細な説明】 (a) 技術分野 この考案は制御機器等に使用されるタイマへ供
給する電源電圧の制御回路に関し、特に電源電圧
として交流電源電圧の全波整流出力を用いる電源
電圧制御回路の改良に関する。

(b) 従来技術とその欠点 外部電源で駆動されるタイマに対し電源電圧を
供給するときには、電源供給時のタイマの誤動作
を防ぐために電源電圧の立ち上がりが不安定な状
態にあつてもその立ち上がりを急峻にする必要が
ある。ところが、従来の制御回路ではその立ち上
がり信号をCRの時定数回路で得るようにしてい
たために、電源電圧の立ち上がりが不安定な場
合、明確な立ち上がり信号を得ることができず、
内部回路の初期設定用の信号が不確実となり、タ
イマの正しい動作を期待できなくしている。この
不都合を解消するためには、第１図に示すように
電源電圧供給端子ｃにサイリスタＱ１を接続詞、
さらにこのサイリスタＱのアノードーゲート間
にツエナーダイオードＤ１を接続することによつ
て、電源電圧の立ち上がりが不安定であつてもｃ
点に印加される電圧の立ち上がりを急峻にするこ
とができる。しかしながら、第２図に示すように
電源に交流電源を使用し、その電圧をブリツジ整
流回路BRで全波整流してからサイリスタＱ１に
印加するようにすると、第３図に示すように全波
整流電圧が略0VになつたときサイリスタＱ１が
オフしてしまい、一定の休止期間が生じることに
なつてタイマへ供給される電流の平均値が少なく
なり、タイマが正常に動作しなくなる場合が生じ
る。

(c) 考案の目的 この考案は上記の欠点を除去し、電源電圧の立
ち上がりが不安定であつてもタイマの電源電圧供
給端子に供給される電圧の立ち上がりが急峻な電
圧になるとともに、電源電圧として全波整流電圧
を使用してもタイマの動作を確実にすることので
きるタイマの電源電圧制御回路の提供を目的とす
る。

(d) 考案の構成および効果 この考案は、電源電圧供給端子にサイリスタを
接続するとともに、このサイリスタのアノード−
ゲート間にツエナーダイオードを接続し、さらに
サイリスタのアノード−カソート間に充電回路を
接続し、電源電圧がツエナー電圧以上になつたと
きサイリスタを導通することにより電源電圧の立
ち上がりを急峻にするとともに、全波整流電圧が
0Vになつたときに充電回路の充電電荷を放電す
ることによつてサイリスタに流れる電流を常に保
持電流以上にするようにしたものである。

この考案によれば、電源電圧がツエナー電圧を
越えないときにはサイリスタが導通しないため
に、電源電圧がツエナー電圧以下にあるときには
タイマに電源電圧が供給されず、電源電圧がツエ
ナー電圧を越えたときに初めて電源電圧がタイマ
へ供給されるために、電源電圧の立ち上がりが非
常に不安定であつても電源電圧供給端子には確実
に立ち上がりが急峻な電圧が供給される。このた
め、動作の信頼性を大幅に向上できる利点があ
る。またサイリスタのアノード−カソート間に充
電回路を接続し、全波整流電圧が0Vになつたと
きにもその充電回路での充電電荷を放電すること
によつてサイリスタを常にオン状態に保つように
しているために、タイマに対しては常に電流が供
給されることになつてその動作を確実にすること
ができる。

(e) 実施例 第４図はこの考案の実施例であるタイマ回路の
回路図、第５図Ａ，Ｂはそれぞれ全波整流電圧の
波形図、タイマの電源電圧供給端子に印加される
電圧波形図である。

構成において、上記第２図に示すタイマ回路と
相違する部分は、サイリスタＱ１のアノード−カ
ソート間に抵抗Ｒ２とコンデンサＣ１とからなる
充電回路CHGを接続した点である。なお、ツエ
ナーダイオードＤ１のツエナー電圧は、タイマＴ
を正常に作動させるのに必要な最低動作電圧に設
定されている。

上記のタイマ回路において、今、端子ａ，ｂ間
に交流電源電圧ACが印加されると、ブリツジ整
流回路BRによつて全波整流される。第５図Ａに
示すように、フリツジBRによつて全波整流され
た出力の立ち上がりが比較的緩やかであるときに
は、その電圧がツエナーダイオードＤ１のツエナ
ー電圧を越えるまでサイリスタＱ１は導通しな
い。全波整流出力電圧がツエナー電圧VZを越え
ると、ツエナーダイオードＤ１がオンしサイリス
タＱ１もオンする。同時にタイマＴの電源電圧供
給端子ｃにそのときの全波整流出力電圧を印加す
る。この結果、タイマＴに対しては全波整流出力
電圧の立ち上がりが不安定であつても急峻な電圧
が印加されることになる。

サイリスタＱ１が導通すると同時に抵抗Ｒ２を
介してコンデンサＣ１に対して充電が進行し、タ
イマＴに対する電源電圧の供給と同時に充電回路
CHGに対する充電が行われる。そして、整流出
力電圧がコンデンサＣ１の充電電圧より低くなつ
たときコンデンサＣ１の充電電荷の放電が始ま
る。整流出力電圧が完全に0Vになつたときにも
この放電は継続し、放電電流ｉによつてサイリス
タＱ１のオン状態が保持される。このため、次に
全波整流出力電圧が立ち上がつたときには、サイ
リスタＱ１がオン状態にあるために、その立ち上
がり電圧がそのまま端子ｃに印加される。したが
つて、第５図Ｂに示すように、タイマＴの電源電
圧供給端子ｃには時間ｔを経過した後、整流出力
電圧が略そのまま印加されることになり、第３図
Ｂに示すような休止期間が発生しない。それ故、
タイマＴに対しては第２図に示す回路に比較して
より大きな電流が供給されることになり、タイマ
Ｔの動作を確実にすることができる。

第６図は上記タイマ回路のさらに詳細な回路図
である。

タイマＴはキープリレーのセツトコイルXS、
リセツトコイルXRと、タイマ制御用回路TICと、
ツエナーダイオードＤ２、トランジスタTr１で
構成される定電圧回路と、タイマ制御用回路TIC
の電源用コンデンサＣ３と、リセツトコイルXR
制御用のトランジスタTr２と、およびその他の
素子とで構成されている。

電源ACを投入すると、ブリツジ整流回路BR
で全波整流された出力はサイリスタＱ１に印加さ
れる。整流出力電圧がツエナーダイオードＤ１の
ツエナー電圧より低い場合にはサイリスタＱ１が
オフしているため、以後の回路は動作しない。整
流出力電圧が上記ツエナー電圧より高くなると、
サイリスタＱ１がオンして以後の回路に急峻な立
ち上がりの電圧を印加する。急峻な立ち上がりの
電圧はキープリレーのセツトコイルXS、ダイオ
ードＤ３、コンデンサＣ４を通つて流れ、キープ
リレーをセツト側に動作させる。またダイオード
Ｄ４を通り、タイマ制御用回路TICに電圧を供給
し、またその回路の電源用コンデンサＣ３を充電
する。その後、電源電圧がオフされるとタイマ制
御用回路TICのSET端子の電圧が下がり、タイマ
の計時を開始する。その間のタイマ制御用回路
TICの動作に必要な電源電圧はコンデンサＣ３よ
り供給される。設定された時間が経過すると、タ
イマ制御用回路TICはOUT端子に出力を出し、
トランジスタTr２をオンする。このときコンデ
ンサＣ４に充電されていた電荷がリセツトコイル
XRを通して放電し、キープリレーをリセツト側
に動作させる。ダイオードＤ５は、電源電圧が
0Vになりきらず残留している場合に、サイリス
タＱ１の保持電流を切り、コンデンサＣ４の電荷
をすべて放電して次の電源オンでセツトコイル
XSに充分な電流を流すために付けられている。
またタイマ制御用回路TICのリセツト入力端子
RESETにはリセツトスイツチRSWが接続されて
いて、このスイツチが操作されたときにキープリ
レーを強制的にリセツト側に動作させる。すなわ
ち、リセツトスイツチRSWがオンしたときには
ダイオードＤ８を介して定電圧用のトランジスタ
Tr１のベース電圧を降下させ、それによつてタ
イマ制御用回路TICからOUT出力を出させ、リ
セツトコイルXRに放電電流を流してキープリレ
ーをリセツト側に動作させる。

なお、コンデンサＣ１および抵抗Ｒ２の動作に
ついては上記第４図を参照して説明した作用と全
く同一であり、タイマに対する印加電圧の波形は
第５図Ｂに示す波形となる。

【図面の簡単な説明】

第１図はこの考案の前提となるタイマの電源電
圧制御回路の回路図、第２図はさらに全波整流回
路を接続した場合の電源電圧制御回路の回路図、
第３図Ａ，Ｂはそれぞれ全波整流出力電圧の立ち
上がり時の波形図、タイマへの印加電圧波形図で
ある。また第４図はこの考案の実施例である電源
電圧制御回路の回路図、第５図Ａ，Ｂはそれぞれ
全波整流出力電圧の立ち上がり時の波形図、タイ
マへの印加電圧波形図である。さらに第６図は第
４図に示す回路より詳細な回路図である。 BR……ブリツジ整流回路、Ｑ１……サイリス
タ、Ｄ１……ツエナーダイオード、CHG……充
電回路。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 交流電源電圧を全波整流してタイマへ供給す
   る回路において、タイマの電 源電圧供給端子
   に電流流入方向に対して順方向にサイリスタを
   接続するとともに、このサイリスタのアノード
   ゲート間にツエナーダイオードをそのアノード
   が該サイリスタのゲート側になるように接続
   し、さらに前記サイリスタのアノードカソード
   間に充電回路を接続し、タイマへの全波整流電
   圧の供給をサイリスタを通して行うことを特徴
   とするタイマの電源電圧制御回路。 (2) 前記ツエナーダイオードのツエナー電圧をタ
   イマ最低動作電圧に設定した実用新案登録請求
   の範囲第１項記載のタイマの電源電圧制御回
   路。