JPH03268563A - レーザビーム制御装置 - Google Patents
レーザビーム制御装置Info
- Publication number
- JPH03268563A JPH03268563A JP2067915A JP6791590A JPH03268563A JP H03268563 A JPH03268563 A JP H03268563A JP 2067915 A JP2067915 A JP 2067915A JP 6791590 A JP6791590 A JP 6791590A JP H03268563 A JPH03268563 A JP H03268563A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- delay
- circuit
- laser beam
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1204—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers involving the fast moving of an optical beam in the main scanning direction
- G06K15/1209—Intensity control of the optical beam
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
- H04N1/4055—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a clustered dots or a size modulated halftone pattern
- H04N1/4056—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a clustered dots or a size modulated halftone pattern the pattern varying in one dimension only, e.g. dash length, pulse width modulation [PWM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00234—Layout of the delay element using circuits having two logic levels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Laser Beam Printer (AREA)
- Fax Reproducing Arrangements (AREA)
- Dot-Matrix Printers And Others (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｌｌ上二遭月±１
本発明は、ディジタル電子複写機等に使用されるレーザ
ビームの制御装置に関するものである。
ビームの制御装置に関するものである。
支来夏１皿
例えば、ディジタル電子複写機でレーザ光源をＯＮする
と、形成される画像は黒となり、ＯＦＦすると白となる
。この場合、１画素に対応する１ドツト全てについて黒
、又は白とすると、階調が下がるので、１ドツトを更に
分けた小部分にレーザビームが当り得るようになすのが
望ましい。これを実現するのにレーザビーム径を絞るよ
うに制御する方法がある。また、ビーム径は一定にした
ままで時分割によりビームの放射時間を制御する方法も
ある。この時分割で放射時間を制御する従来の方法はグ
ロックパルスの幅を多段階（例えば４段階）に変えるよ
うなものであった。
と、形成される画像は黒となり、ＯＦＦすると白となる
。この場合、１画素に対応する１ドツト全てについて黒
、又は白とすると、階調が下がるので、１ドツトを更に
分けた小部分にレーザビームが当り得るようになすのが
望ましい。これを実現するのにレーザビーム径を絞るよ
うに制御する方法がある。また、ビーム径は一定にした
ままで時分割によりビームの放射時間を制御する方法も
ある。この時分割で放射時間を制御する従来の方法はグ
ロックパルスの幅を多段階（例えば４段階）に変えるよ
うなものであった。
が ゛しよ゛と る
しかしながら、前者のレーザビーム径を絞る方法はアナ
ログ的な要素が多くなり、構成が複雑になるという欠点
がある。また、後者の時分割方法における従来例は基本
クロックの周波数をかなり上げなければならないので、
高速で動作する回路が必要になって、回路的な負担が大
きくなるだけでなく、多数の段階をあまりとることがで
きないという欠点がある。
ログ的な要素が多くなり、構成が複雑になるという欠点
がある。また、後者の時分割方法における従来例は基本
クロックの周波数をかなり上げなければならないので、
高速で動作する回路が必要になって、回路的な負担が大
きくなるだけでなく、多数の段階をあまりとることがで
きないという欠点がある。
本発明はこのような問題を解決した新規なレーザビーム
制御装置を提供することを目的とする。
制御装置を提供することを目的とする。
るための
上記の目的を達成するため本発明では、ビームスキャン
することにより感光体上に潜像を形成するレーザ光学系
におけるレーザビームの放射時間を画像信号に基いて制
御するレーザビーム制御装置において、 周期的に繰り返す基本パルスを遅延する遅延回路と、前
記遅延回路による前記基本パルスの遅延量を画像信号に
基いて制御する制御回路と、前記基本パルスの遅延量に
応じた幅のパルスを出力する出力回路とを有する第１の
回路と、 前記第１の回路と同様に構成されていると共に前記基本
パルスと位相の異なる基本パルスを使用する他の回路と
、 前記第１の回路及び前記他の回路からの出力パルス幅の
期間に前記レーザ光学系におけるレーザビームを放射さ
せる手段と、 を設けた構成としている。
することにより感光体上に潜像を形成するレーザ光学系
におけるレーザビームの放射時間を画像信号に基いて制
御するレーザビーム制御装置において、 周期的に繰り返す基本パルスを遅延する遅延回路と、前
記遅延回路による前記基本パルスの遅延量を画像信号に
基いて制御する制御回路と、前記基本パルスの遅延量に
応じた幅のパルスを出力する出力回路とを有する第１の
回路と、 前記第１の回路と同様に構成されていると共に前記基本
パルスと位相の異なる基本パルスを使用する他の回路と
、 前記第１の回路及び前記他の回路からの出力パルス幅の
期間に前記レーザ光学系におけるレーザビームを放射さ
せる手段と、 を設けた構成としている。
また、本発明のレーザビーム制御装置は、周期的に繰り
返す基本パルスを遅延する遅延回路と、前記遅延回路に
よる前記基本パルスの遅延量を画像信号に基いて制御す
る制御回路と、前記基本パルスの遅延量に応じた幅のパ
ルスを出力する出力回路とを有する第１の回路と、 前記第１の回路と同様に構成された第２、第３、第４の
回路と、 前記第１、第２、第３、第４の回路に、１つが立ち下が
るとき次のものが立ち上がる関係でシーケンシャルに生
じる異なる位相のパルスを遅延用基本パルスとして与え
る手段と、 前記第１、第２、第３、第４の回路からの各出力パルス
幅の期間に前記レーザ光学系におけるレーザビームを放
射させる手段と、 から構成してもよい。
返す基本パルスを遅延する遅延回路と、前記遅延回路に
よる前記基本パルスの遅延量を画像信号に基いて制御す
る制御回路と、前記基本パルスの遅延量に応じた幅のパ
ルスを出力する出力回路とを有する第１の回路と、 前記第１の回路と同様に構成された第２、第３、第４の
回路と、 前記第１、第２、第３、第４の回路に、１つが立ち下が
るとき次のものが立ち上がる関係でシーケンシャルに生
じる異なる位相のパルスを遅延用基本パルスとして与え
る手段と、 前記第１、第２、第３、第４の回路からの各出力パルス
幅の期間に前記レーザ光学系におけるレーザビームを放
射させる手段と、 から構成してもよい。
更に、本発明では、ビームスキャンすることにより感光
体上に潜像を形成するレーザ光学系におけるレーザビー
ムの放射時間を画像信号に基いて制御するレーザビーム
制御装置において、周期的に繰り返す基本パルスを遅延
する遅延回路と、 前記遅延回路による前記基本パルスの遅延量を画像信号
に基いて制御する制御回路と、前記基本パルスの遅延量
に応じた幅のパルスを出力する出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 前記画像データがないとき強制的に前記出力回路からパ
ルスが生じないようになす手段と、を設けた構成として
もよい。
体上に潜像を形成するレーザ光学系におけるレーザビー
ムの放射時間を画像信号に基いて制御するレーザビーム
制御装置において、周期的に繰り返す基本パルスを遅延
する遅延回路と、 前記遅延回路による前記基本パルスの遅延量を画像信号
に基いて制御する制御回路と、前記基本パルスの遅延量
に応じた幅のパルスを出力する出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 前記画像データがないとき強制的に前記出力回路からパ
ルスが生じないようになす手段と、を設けた構成として
もよい。
また、本発明は、ビームスキャンすることにより感光体
上に潜像を形成するレーザ光学系におけるレーザビーム
の放射時間を画像信号に基いて制御するレーザビーム制
御装置において、遅延量について２ ｎ（ｎ ＝０．１
，２，３．・・・）の重み付けがなされた複数の遅延回
路と、 前記複数の遅延回路の各々の作動・不作動の制御を画像
信号データの各ビットにより個々に行なうことによって
基本パルスの遅延量を画像信号に基いて制御する制御回
路と、 前記基本パルスの遅延量に応じた幅のパルスを出力する
出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 を設けた構成としてもよい。
上に潜像を形成するレーザ光学系におけるレーザビーム
の放射時間を画像信号に基いて制御するレーザビーム制
御装置において、遅延量について２ ｎ（ｎ ＝０．１
，２，３．・・・）の重み付けがなされた複数の遅延回
路と、 前記複数の遅延回路の各々の作動・不作動の制御を画像
信号データの各ビットにより個々に行なうことによって
基本パルスの遅延量を画像信号に基いて制御する制御回
路と、 前記基本パルスの遅延量に応じた幅のパルスを出力する
出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 を設けた構成としてもよい。
更に、また本発明は、ビームスキャンすることにより感
光体上に潜像を形成するレーザ光学系におけるレーザビ
ームの放射時間を画像信号に基いて制御するレーザビー
ム制御装置において、周期的に繰り返す基本パルスを遅
延する遅延回路と、 前記遅延回路による前記基本パルスの遅延量を画像信号
に基いて制御する制御回路と、前記基本パルスの遅延量
に応じた幅のパルスを出力する出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 画素の１ドツト分に対応するパルスを発生させる遅延量
を前記基本パルスに与える最大有効画像データよりも大
きな画像信号データが入力されたとき前記最大有効画像
データが入力されたときと同等の結果が生じるように前
記出力回路の動作を制限する手段と、 を設けた構成としてもよい。
光体上に潜像を形成するレーザ光学系におけるレーザビ
ームの放射時間を画像信号に基いて制御するレーザビー
ム制御装置において、周期的に繰り返す基本パルスを遅
延する遅延回路と、 前記遅延回路による前記基本パルスの遅延量を画像信号
に基いて制御する制御回路と、前記基本パルスの遅延量
に応じた幅のパルスを出力する出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 画素の１ドツト分に対応するパルスを発生させる遅延量
を前記基本パルスに与える最大有効画像データよりも大
きな画像信号データが入力されたとき前記最大有効画像
データが入力されたときと同等の結果が生じるように前
記出力回路の動作を制限する手段と、 を設けた構成としてもよい。
作ニー月−
上述のように、ビームスキャンすることにより感光体上
に潜像を形成するレーザ光学系におけるレーザビームの
放射時間を画像信号に基いて制御するレーザビーム制御
装置において、 周期的に繰り返す基本パルスを遅延する遅延回路と、前
記遅延回路による前記基本パルスの遅延量を画像信号に
基いて制御する制御回路と、前記基本パルスの遅延量に
応じた幅のパルスを出力する出力回路とを有する第１の
回路と、 前記第１の回路と同様に構成されていると共に前記基本
パルスと位相の異なる基本パルスを使用する他の回路と
、 前記第１の回路及び前記他の回路からの出力パルス幅の
期間に前記レーザ光学系におけるレーザビームを放射さ
せる手段と、 を設けた構成とした場合には、例えば第１の回路で基本
パルスの遅延が次の画素ドツトに差し掛かっていても、
その画素ドツトに対応する期間でての遅延量（これは更
に後の画素ドツトに作用する遅延量）決定は他の回路が
分担しているので問題がない。そして、出力パルスの幅
は細かく変えることができるので、画素ドツトに対する
レーザビームの幅を多段階に制御できる。しかも、基本
パルスを作成するために使用するクロックの周波数を高
く（高速に）する必要がない。
に潜像を形成するレーザ光学系におけるレーザビームの
放射時間を画像信号に基いて制御するレーザビーム制御
装置において、 周期的に繰り返す基本パルスを遅延する遅延回路と、前
記遅延回路による前記基本パルスの遅延量を画像信号に
基いて制御する制御回路と、前記基本パルスの遅延量に
応じた幅のパルスを出力する出力回路とを有する第１の
回路と、 前記第１の回路と同様に構成されていると共に前記基本
パルスと位相の異なる基本パルスを使用する他の回路と
、 前記第１の回路及び前記他の回路からの出力パルス幅の
期間に前記レーザ光学系におけるレーザビームを放射さ
せる手段と、 を設けた構成とした場合には、例えば第１の回路で基本
パルスの遅延が次の画素ドツトに差し掛かっていても、
その画素ドツトに対応する期間でての遅延量（これは更
に後の画素ドツトに作用する遅延量）決定は他の回路が
分担しているので問題がない。そして、出力パルスの幅
は細かく変えることができるので、画素ドツトに対する
レーザビームの幅を多段階に制御できる。しかも、基本
パルスを作成するために使用するクロックの周波数を高
く（高速に）する必要がない。
また、本発明のレーザビーム制御装置を、周期的に繰り
返す基本パルスを遅延する遅延回路と、前記遅延回路に
よる前記基本パルスの遅延量を画像信号に基いて制御す
る制御回路と、前記基本パルスの遅延量に応じた幅のパ
ルスを出力する出力回路とを有する第１の回路と、 前記第１の回路と同様に構成された第２、第３、第４の
回路と、 前記第１、第２、第３、第４の回路に、１つが立ち下が
るとき次のものが立ち上がる関係でシーケンシャルに生
じる異なる位相のパルスを遅延用基本パルスとして与え
る手段と、 前記第１、第２、第３、第４の回路からの各出力パルス
幅の期間に前記レーザ光学系におけるレーザビームを放
射させる手段と、 から構成した場合には遅延回路における遅延量のバラツ
キがあっても問題が生じない。これを、もし３個の回路
と３個の基本パルスを用いたとした場合は、遅延される
基本パルス（例えばＣＦ２）の最大遅延量は１ドツト分
であるから次の基本パルス（例えばＣＦ２）と同じ位置
まで遅延されつる。しかしながら、遅延回路のバラツキ
によって余分に２だけ多く遅れると、次のデータラッチ
用の基本パルス（例えばＣＰＩ）の到来に基づく新たな
遅延選択用の信号により遅延回路の新たな組合せがなさ
れ、前記遅延分Ｚが幅広のパルスとなる虞が大となる。
返す基本パルスを遅延する遅延回路と、前記遅延回路に
よる前記基本パルスの遅延量を画像信号に基いて制御す
る制御回路と、前記基本パルスの遅延量に応じた幅のパ
ルスを出力する出力回路とを有する第１の回路と、 前記第１の回路と同様に構成された第２、第３、第４の
回路と、 前記第１、第２、第３、第４の回路に、１つが立ち下が
るとき次のものが立ち上がる関係でシーケンシャルに生
じる異なる位相のパルスを遅延用基本パルスとして与え
る手段と、 前記第１、第２、第３、第４の回路からの各出力パルス
幅の期間に前記レーザ光学系におけるレーザビームを放
射させる手段と、 から構成した場合には遅延回路における遅延量のバラツ
キがあっても問題が生じない。これを、もし３個の回路
と３個の基本パルスを用いたとした場合は、遅延される
基本パルス（例えばＣＦ２）の最大遅延量は１ドツト分
であるから次の基本パルス（例えばＣＦ２）と同じ位置
まで遅延されつる。しかしながら、遅延回路のバラツキ
によって余分に２だけ多く遅れると、次のデータラッチ
用の基本パルス（例えばＣＰＩ）の到来に基づく新たな
遅延選択用の信号により遅延回路の新たな組合せがなさ
れ、前記遅延分Ｚが幅広のパルスとなる虞が大となる。
これは特にラッチ用基本パルス（ＣＰＩ）によって回路
的にヒゲ状パルスが生じて最も遅延量の大きい遅延回路
が作動したとき、若しくは同時に作動した遅延回路の遅
延量の総和が著しく大きい場合に問題となる。この点、
４個の回路と４個の基本パルスを用いた場合は次のラッ
チ用パルスが到来する時点では基本パルスＣＰ２の遅延
は完全に終了しているようになるので、上記のような問
題は生じない。
的にヒゲ状パルスが生じて最も遅延量の大きい遅延回路
が作動したとき、若しくは同時に作動した遅延回路の遅
延量の総和が著しく大きい場合に問題となる。この点、
４個の回路と４個の基本パルスを用いた場合は次のラッ
チ用パルスが到来する時点では基本パルスＣＰ２の遅延
は完全に終了しているようになるので、上記のような問
題は生じない。
また、上記のようにビームスキャンすることにより感光
体上に潜像を形成するレーザ光学系におけるレーザビー
ムの放射時間を画像信号に基いて制御するレーザビーム
制御装置において、周期的に繰り返す基本パルスを遅延
する遅延回路と、 前記遅延回路による前記基本パルスの遅延量を画像信号
に基いて制御する制御回路と、前記基本パルスの遅延量
に応じた幅のパルスを出力する出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 前記画像データがないとき強制的に前記出力回路からパ
ルスが生じないようになす手段と、から成るように構成
した場合には、画像データがないときに回路上にノイズ
パルスが生じても出力は発生せず、従って誤動作が生じ
ない。
体上に潜像を形成するレーザ光学系におけるレーザビー
ムの放射時間を画像信号に基いて制御するレーザビーム
制御装置において、周期的に繰り返す基本パルスを遅延
する遅延回路と、 前記遅延回路による前記基本パルスの遅延量を画像信号
に基いて制御する制御回路と、前記基本パルスの遅延量
に応じた幅のパルスを出力する出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 前記画像データがないとき強制的に前記出力回路からパ
ルスが生じないようになす手段と、から成るように構成
した場合には、画像データがないときに回路上にノイズ
パルスが生じても出力は発生せず、従って誤動作が生じ
ない。
また、ビームスキャンすることにより感光体上に潜像を
形成するレーザ光学系におけるレーザビームの放射時間
を画像信号に基いて制御するレザビーム制御装置におい
て、 遅延量について２ ’ （ｎ ＝０．１，２，３．・・
・）の重み付けがなされた複数の遅延回路と、 前記複数の遅延回路の各々の作動・不作動の制御を画像
信号データの各ビットにより個々に行なうことによって
基本パルスの遅延量を画像信号に基いて制御する制御回
路と、 前記基本パルスの遅延量に応じた幅のパルスを出力する
出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 から構成した場合には、前記複数の遅延回路の作動する
組合せによる遅延量の数は少ないビット数の画像信号デ
ータで多くとれる。例えば、画像信号データの５ビツト
に対応して遅延回路が５個設けられている場合、それら
の遅延回路の遅延量は、それぞれ１． ２． ４． ８
． １６の重み付けがなされているので、遅延量Ｏ（全
遅延回路が０ＦＦ）から遅延量重み３１までの３２通り
が得られる。
形成するレーザ光学系におけるレーザビームの放射時間
を画像信号に基いて制御するレザビーム制御装置におい
て、 遅延量について２ ’ （ｎ ＝０．１，２，３．・・
・）の重み付けがなされた複数の遅延回路と、 前記複数の遅延回路の各々の作動・不作動の制御を画像
信号データの各ビットにより個々に行なうことによって
基本パルスの遅延量を画像信号に基いて制御する制御回
路と、 前記基本パルスの遅延量に応じた幅のパルスを出力する
出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 から構成した場合には、前記複数の遅延回路の作動する
組合せによる遅延量の数は少ないビット数の画像信号デ
ータで多くとれる。例えば、画像信号データの５ビツト
に対応して遅延回路が５個設けられている場合、それら
の遅延回路の遅延量は、それぞれ１． ２． ４． ８
． １６の重み付けがなされているので、遅延量Ｏ（全
遅延回路が０ＦＦ）から遅延量重み３１までの３２通り
が得られる。
更に、また、ビームスキャンすることにより感光体上に
潜像を形成するレーザ光学系におけるレーザビームの放
射時間を画像信号に基いて制御するレーザビーム制御装
置において、 周期的に繰り返す基本パルスを遅延する遅延回路と、 前記遅延回路による前記基本パルスの遅延量を画像信号
に基いて制御する制御回路と、前記基本パルスの遅延量
に応じた幅のパルスを出力する出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 画素の１ビツト分に対応するパルスを発生させる遅延量
を前記基本パルスに与える最大有効画像データよりも大
きな画像信号データが入力されたとき前記最大有効画像
データが入力されたときと同等の結果が生じるように前
記出力回路の動作を制限する手段と、 から構成した場合には、予め決めた最大有効画像データ
より大きなデータが入力された場合であっても、出力回
路から出力されるパルスの幅は最大有効画像データに対
応するパルス幅に制限されることになるので、例えば次
の画素ドツトにまで影響を与えるようなことはない。
潜像を形成するレーザ光学系におけるレーザビームの放
射時間を画像信号に基いて制御するレーザビーム制御装
置において、 周期的に繰り返す基本パルスを遅延する遅延回路と、 前記遅延回路による前記基本パルスの遅延量を画像信号
に基いて制御する制御回路と、前記基本パルスの遅延量
に応じた幅のパルスを出力する出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 画素の１ビツト分に対応するパルスを発生させる遅延量
を前記基本パルスに与える最大有効画像データよりも大
きな画像信号データが入力されたとき前記最大有効画像
データが入力されたときと同等の結果が生じるように前
記出力回路の動作を制限する手段と、 から構成した場合には、予め決めた最大有効画像データ
より大きなデータが入力された場合であっても、出力回
路から出力されるパルスの幅は最大有効画像データに対
応するパルス幅に制限されることになるので、例えば次
の画素ドツトにまで影響を与えるようなことはない。
芙」【例−
以下、本発明の実施例を図面を参照しつつ説明する。
まず、第４図に示すリングカウンタでパルス幅が同一で
位相の異なる４つの基本パルスＣＰＩ、ＣＦ２、ＣＦ２
、Ｃ２０を形成する。これらのパルスＣＰＩ〜ＣＰ４は
第３図に示すように、そのパルス幅がクロックＣＬＫの
１周期Ｔに対応している。換言すれば画素の１ビツト幅
に相当している。そして、パルスＣＰＩ〜ＣＰ４は、Ｃ
ＰＩの立ち下がりに同期してＣＦ２が立ち上がり、ＣＦ
２の立ち下がりに同期してＣＦ２が立ち上がり、ＣＦ２
の立ち下がりに同期してＣ２０が立ち上がり、Ｃ２０の
立ち下がりに同期してＣＰＩが立ち上がるという如くシ
ーケンシャルに生じる。
位相の異なる４つの基本パルスＣＰＩ、ＣＦ２、ＣＦ２
、Ｃ２０を形成する。これらのパルスＣＰＩ〜ＣＰ４は
第３図に示すように、そのパルス幅がクロックＣＬＫの
１周期Ｔに対応している。換言すれば画素の１ビツト幅
に相当している。そして、パルスＣＰＩ〜ＣＰ４は、Ｃ
ＰＩの立ち下がりに同期してＣＦ２が立ち上がり、ＣＦ
２の立ち下がりに同期してＣＦ２が立ち上がり、ＣＦ２
の立ち下がりに同期してＣ２０が立ち上がり、Ｃ２０の
立ち下がりに同期してＣＰＩが立ち上がるという如くシ
ーケンシャルに生じる。
リングカウンタ１は本実施例では図示のようにＪＫフリ
ップフロップＦＦＩ〜ＦＦ４と、ＮＡＮＤゲート２と、
インバータ３．４により構成されているが、特にこれに
限るものでなく、上記の基本パルスＣＰ１〜ＣＰ４を形
成するものであれば、どのような構成のものであっても
よい。
ップフロップＦＦＩ〜ＦＦ４と、ＮＡＮＤゲート２と、
インバータ３．４により構成されているが、特にこれに
限るものでなく、上記の基本パルスＣＰ１〜ＣＰ４を形
成するものであれば、どのような構成のものであっても
よい。
前記リングカウンタ１で形成された基本パルスＣＰＩ〜
ＣＰ４は第１図に示すレーザビーム制御回路に供給され
る。第１図において、１１は基本パルスＣＰ１、ＣＦ２
及びＣＦ２の反転パルスＣＰ２−を入力すると共に画像
信号データＩＮＤを入力して出力パルス■１を発生する
第１回路であり、１２．１３．１４はそれぞれ第１回路
１１と同一の構成をもつ第２、第３、第４の回路である
。但し、これらの第１、第２、第３、第４回路に入力さ
れる基本パルスの組合せは図示のように互いに異なって
いる。前記各回路１１〜１４から発生される出力パルス
■１、■２、■３、■４は第４図に例示されている。
ＣＰ４は第１図に示すレーザビーム制御回路に供給され
る。第１図において、１１は基本パルスＣＰ１、ＣＦ２
及びＣＦ２の反転パルスＣＰ２−を入力すると共に画像
信号データＩＮＤを入力して出力パルス■１を発生する
第１回路であり、１２．１３．１４はそれぞれ第１回路
１１と同一の構成をもつ第２、第３、第４の回路である
。但し、これらの第１、第２、第３、第４回路に入力さ
れる基本パルスの組合せは図示のように互いに異なって
いる。前記各回路１１〜１４から発生される出力パルス
■１、■２、■３、■４は第４図に例示されている。
１５は前記出力パルス■１〜ｖ４を入力し、それらのＨ
ＡＮＤ出力をドライブ回路１６に与えるＮＡＮＤゲート
である。レーザ光学系１７は前記ドライブ回路１６の出
力によってＯＮ、 ＯＦＦする半導体レーザ素子１８
と、スキャナー２１とからなっており、スキャナー２１
は更にレーザビーム５を感光体ドラム２２に向けて走査
させる回転多面鏡１９と、それを駆動するモータ２０と
から成っている。半導体レーザ素子１８はドライブ回路
１６に入力される出力がハイレベルのときのみＯＮシて
レーザビームを放射するようになっている。レーザビー
ム５によって感光体ドラム２２の表面に描かれる像は潜
像であり、この潜像は現像器（図示せず）によって顕像
化されたのち用紙に転写される。
ＡＮＤ出力をドライブ回路１６に与えるＮＡＮＤゲート
である。レーザ光学系１７は前記ドライブ回路１６の出
力によってＯＮ、 ＯＦＦする半導体レーザ素子１８
と、スキャナー２１とからなっており、スキャナー２１
は更にレーザビーム５を感光体ドラム２２に向けて走査
させる回転多面鏡１９と、それを駆動するモータ２０と
から成っている。半導体レーザ素子１８はドライブ回路
１６に入力される出力がハイレベルのときのみＯＮシて
レーザビームを放射するようになっている。レーザビー
ム５によって感光体ドラム２２の表面に描かれる像は潜
像であり、この潜像は現像器（図示せず）によって顕像
化されたのち用紙に転写される。
次に前記第１回路１１〜第４回路１４の構成を第１回路
１１を代表させて説明する。第１回路１１の構成を示す
第２図において、画像データＩＮＤはＤタイプのフリッ
プフロップから成る第１ラッチ回路２３に入力され、別
途この第１ラッチ回路２３に印加される基本パルスＣＰ
Ｉによってラッチされる。その出力は３ステートバツフ
ア２７．２９．３１．３３．３５に与えられる。画像デ
ータＩＮＤは本実施例では８ビツト構成となっているが
、上位３ビツトは常に０．０．０となっていて実質的に
画像の階調表現に使用されていない。従って、下位５ビ
ツトが画像の階調を表現している。そして、この下位５
ビツトのラッチ出力がそれぞれ前記３ステートバツフア
のイネーブル端子に与えられる。即ち、第１ビツトは３
ステートバツフア２７、第２ビツトは３ステートバツフ
ア２９、第３ビツトは３ステートバツフア３１、第４ビ
ツトは３ステートバツフア３３、そして第５ビツトは３
ステートバツフア３５の各イネーブル端子に与えられる
。
１１を代表させて説明する。第１回路１１の構成を示す
第２図において、画像データＩＮＤはＤタイプのフリッ
プフロップから成る第１ラッチ回路２３に入力され、別
途この第１ラッチ回路２３に印加される基本パルスＣＰ
Ｉによってラッチされる。その出力は３ステートバツフ
ア２７．２９．３１．３３．３５に与えられる。画像デ
ータＩＮＤは本実施例では８ビツト構成となっているが
、上位３ビツトは常に０．０．０となっていて実質的に
画像の階調表現に使用されていない。従って、下位５ビ
ツトが画像の階調を表現している。そして、この下位５
ビツトのラッチ出力がそれぞれ前記３ステートバツフア
のイネーブル端子に与えられる。即ち、第１ビツトは３
ステートバツフア２７、第２ビツトは３ステートバツフ
ア２９、第３ビツトは３ステートバツフア３１、第４ビ
ツトは３ステートバツフア３３、そして第５ビツトは３
ステートバツフア３５の各イネーブル端子に与えられる
。
前記第１ラッチ回路２３の出力はインバータ２４にも与
えられ、ここで反転された後、下位５ビツトがそれぞれ
３ステートバツフア２８．３０．３２．３４．３６のイ
ネーブル端子に与えられる。前記３ステトバツフア２７
．２８．２９、・・・３６はイネーブル端子にローレベ
ル（即ち、Ｏ）が印加されたとき導通する。２５は電源
電圧Ｖｃｃと基本パルスＣＰ２とのＡＮＤをとるＡＮＤ
ゲートであり、このＡＮＤゲート２５を通った基本パル
スＣＰ２は２つの線路に分岐し、その一方の線路５１は
３ステートバツフア２７につながり、他方の線路５２は
遅延回路２６ａを介して３ステートバツフア２８につな
がっている。３ステートバツフア２７．２８の出力・側
の共通接続点ＴＰＩＩは３ステートバツフア２９と遅延
回路２６ｂに接続され、遅延回路２６ｂの出力側は３ス
テートバツフア３０に接続されている。
えられ、ここで反転された後、下位５ビツトがそれぞれ
３ステートバツフア２８．３０．３２．３４．３６のイ
ネーブル端子に与えられる。前記３ステトバツフア２７
．２８．２９、・・・３６はイネーブル端子にローレベ
ル（即ち、Ｏ）が印加されたとき導通する。２５は電源
電圧Ｖｃｃと基本パルスＣＰ２とのＡＮＤをとるＡＮＤ
ゲートであり、このＡＮＤゲート２５を通った基本パル
スＣＰ２は２つの線路に分岐し、その一方の線路５１は
３ステートバツフア２７につながり、他方の線路５２は
遅延回路２６ａを介して３ステートバツフア２８につな
がっている。３ステートバツフア２７．２８の出力・側
の共通接続点ＴＰＩＩは３ステートバツフア２９と遅延
回路２６ｂに接続され、遅延回路２６ｂの出力側は３ス
テートバツフア３０に接続されている。
次に３ステートバツフア２９と３０の出力側の共通接続
点ＴＰ１２は３ステートバツフア３１と遅延回路２６ｃ
に接続され、遅延回路２６ｃの出力側は３ステートバツ
フア３２に接続されている。３ステートバツフア３１と
３２の出力側の共通接続点ＴＰ１３は次の３ステートバ
ツフア３３と遅延回路２６ｄに接続され、遅延回路２６
ｄの出力側は３ステートバツフア３４に接続されている
。３ステートバツフア３３と３４の出力側の共通接続点
ＴＰ１４は３ステートバツフア３５と遅延回路２６ｅに
接続されている。遅延回路２６ｅの出力側は３ステート
バツフア３６に接続されている。３ステートバツフア３
５と３６の共通接続点ＴＰ１５はＮＡＮＤゲート４０に
接続されている。
点ＴＰ１２は３ステートバツフア３１と遅延回路２６ｃ
に接続され、遅延回路２６ｃの出力側は３ステートバツ
フア３２に接続されている。３ステートバツフア３１と
３２の出力側の共通接続点ＴＰ１３は次の３ステートバ
ツフア３３と遅延回路２６ｄに接続され、遅延回路２６
ｄの出力側は３ステートバツフア３４に接続されている
。３ステートバツフア３３と３４の出力側の共通接続点
ＴＰ１４は３ステートバツフア３５と遅延回路２６ｅに
接続されている。遅延回路２６ｅの出力側は３ステート
バツフア３６に接続されている。３ステートバツフア３
５と３６の共通接続点ＴＰ１５はＮＡＮＤゲート４０に
接続されている。
前記遅延回路２６ａ〜２６ｅはバッファＩＣ５０によっ
て構成されているが、そのバッファＩＣ５０の数は遅延
回路２６ａ〜２６ｅに関し一定の関係のもとに順次増え
ていっている。即ち、１．２．４．８．１６という具合
いに２０の関係で増加している。これに伴い遅延時間も
遅延回路２６ａの２倍、４倍、８倍、１６倍になってい
る。遅延回路２６ａ〜２６ｅをこのような関係に選んで
いることにより５ビツトのデータでＯＮする遅延回路の
組合せを選ぶことによって多くの遅延時間を得ることが
できる。
て構成されているが、そのバッファＩＣ５０の数は遅延
回路２６ａ〜２６ｅに関し一定の関係のもとに順次増え
ていっている。即ち、１．２．４．８．１６という具合
いに２０の関係で増加している。これに伴い遅延時間も
遅延回路２６ａの２倍、４倍、８倍、１６倍になってい
る。遅延回路２６ａ〜２６ｅをこのような関係に選んで
いることにより５ビツトのデータでＯＮする遅延回路の
組合せを選ぶことによって多くの遅延時間を得ることが
できる。
４２は電源電圧Ｖｃｃと基本パルスＣＰ２の反転パルス
ＣＰ２−のＮＡＮＤをとるＮＡＮＤゲートであり、その
出力は基本パルスＣＰ２と同一の極性になる。この出力
はイネーブル端子が接地された３ステートバツフア４３
〜４７を通してＡＮＤゲート４８へ与えられる。ここで
、３ステートバツフア４３〜４７を用いているのはＡＮ
Ｄゲート２５の出力が共通端子ＴＰ１５に伝送されるま
でに必ず５個の３ステートバツフア（２７〜３６のいず
れか５個）を通るので、その５個の３ステートバツフア
による遅延を補償するためである。これはＡＮＤゲート
２５の出力とＨＡＮＤゲート４２の出力を後続回路で比
較処理する場合に有意義である。現に、本実施例ではＡ
ＮＤゲート２５からの基本パルスＣＰ２が画像データに
基いてどの位遅延したかをＮＡＮＤゲート４２からの基
本パルスＣＰ２を基準として見極めるようになっている
。
ＣＰ２−のＮＡＮＤをとるＮＡＮＤゲートであり、その
出力は基本パルスＣＰ２と同一の極性になる。この出力
はイネーブル端子が接地された３ステートバツフア４３
〜４７を通してＡＮＤゲート４８へ与えられる。ここで
、３ステートバツフア４３〜４７を用いているのはＡＮ
Ｄゲート２５の出力が共通端子ＴＰ１５に伝送されるま
でに必ず５個の３ステートバツフア（２７〜３６のいず
れか５個）を通るので、その５個の３ステートバツフア
による遅延を補償するためである。これはＡＮＤゲート
２５の出力とＨＡＮＤゲート４２の出力を後続回路で比
較処理する場合に有意義である。現に、本実施例ではＡ
ＮＤゲート２５からの基本パルスＣＰ２が画像データに
基いてどの位遅延したかをＮＡＮＤゲート４２からの基
本パルスＣＰ２を基準として見極めるようになっている
。
さて、インバータ２４で反転された画像データのラッチ
出力のうち、下位の３ビツトは３ステートバツフア２８
．３０．３２の導通を制御するために与えられる以外に
ＡＮＤゲート３７にも供給される。そのＡＮＤゲート３
７の出力は次段のＡＮＤゲート３９に入力される。
出力のうち、下位の３ビツトは３ステートバツフア２８
．３０．３２の導通を制御するために与えられる以外に
ＡＮＤゲート３７にも供給される。そのＡＮＤゲート３
７の出力は次段のＡＮＤゲート３９に入力される。
また、第４ビツトと第５ビツトは３ステートバツフア３
４．３６に与えられて、その導通を制御するだけでなく
、前記ＡＮＤゲート３９にも与えられる。このＡＮＤゲ
ート３９の出力はＮＡＮＤゲート４１に入力される。
４．３６に与えられて、その導通を制御するだけでなく
、前記ＡＮＤゲート３９にも与えられる。このＡＮＤゲ
ート３９の出力はＮＡＮＤゲート４１に入力される。
一方、前記インバータ２４の出力の上位３ビツトは情報
を担っていないが、ＡＮＤゲート３８に入力される。
を担っていないが、ＡＮＤゲート３８に入力される。
このＡＮＤゲート３８の出力はＮＡＮＤゲート４０と４
１に入力される。そして、ＮＡＮＤゲート４１の出力は
ＡＮＤゲート４８に与えられてＮＡＮＤゲート４２がら
のパルスと論理積される。ＡＮＤゲート４８の出力ＰＢ
ＩはＮＡＮＤゲート４０の出力ＰＷＩと共にＮＡＮＤゲ
ート４９に入力されそのＮＡＮＤ出力が出力Ｖｌとして
導出される。
１に入力される。そして、ＮＡＮＤゲート４１の出力は
ＡＮＤゲート４８に与えられてＮＡＮＤゲート４２がら
のパルスと論理積される。ＡＮＤゲート４８の出力ＰＢ
ＩはＮＡＮＤゲート４０の出力ＰＷＩと共にＮＡＮＤゲ
ート４９に入力されそのＮＡＮＤ出力が出力Ｖｌとして
導出される。
ラッチ回路２３に与えられる画像データは先にも述べた
ように８ビツト構成であるが、予め２５６階調を例えば
１７段階に変換してその最高値に対応する出力ｖ１のパ
ルス幅を１ドツトに対応するレーザビーム幅となるよう
にしであるので、上位３ビツトは常に０．０．０として
いる。しかし、もし上位３ビツトのいずれかが１である
データが入力された場合は下位５ビツトの最高値（５ビ
ツトの最高値は理論的には１．ＩＪ、１．１であるが、
この場合は１７段階としているので、 １，０，０，
０．１である。尚、本明細書ではビット列は左側が下位
で、右側が上位となるように書いている）よりも大きな
データであり、最高値以上のデータ値に対応した出力ｖ
１が発生されるのは不都合であるので、出力Ｖ１が上限
値（１，０゜０、０．１）に対応した出力値になるよう
に工夫されている。即ち、上位３ビツトの何れかに１が
立っているときはインバータ２４の上位３ビツトの何れ
かの線路にＯが存することになり、ＡＮＤゲート３８の
出力は必ずＯになる。そのため、ＮＡＮＤゲート４０の
出力は１となり、次のＮＡＮＤゲート４９の出力は専ら
ＡＮＤゲート４８の出力に依存し、ＡＮＤゲート４８の
出力を反転したパルスが得られる。ＡＮＤゲート４８の
出力はＮＡＮＤゲート４１からの入力が１であるため、
３ステートバツフア４７の出力に依存する。このパルス
は実質的に基本パルスＣＰ２と考えてよいので、基本パ
ルスＣＰ２が出力布れ、これがＮＡＮＤゲート４９がら
出力される。このことは出力ｖ１のパルス幅でいえば、
最大の幅（即ち、１ドツト分に対応）である。換言すれ
ば、画像データの上位３ビツトの少なくとも１つが１で
ある場合は、前記下位５ビツトの最高値と同じパルス幅
の出力に抑えられることを意味する。尚、本実施例で下
位５ビツトを１７段階に制限しているので、下位５ビツ
トの第１８段階がら第３２段階のデータ、即ち（０，１
，０，０，１）から（１，１、１，１，１）のデータに
ついては上位３ビツトが０であッテも第１７段階（１，
０，Ｏ，０，１）と同じ出力Ｖｌが得られる。
ように８ビツト構成であるが、予め２５６階調を例えば
１７段階に変換してその最高値に対応する出力ｖ１のパ
ルス幅を１ドツトに対応するレーザビーム幅となるよう
にしであるので、上位３ビツトは常に０．０．０として
いる。しかし、もし上位３ビツトのいずれかが１である
データが入力された場合は下位５ビツトの最高値（５ビ
ツトの最高値は理論的には１．ＩＪ、１．１であるが、
この場合は１７段階としているので、 １，０，０，
０．１である。尚、本明細書ではビット列は左側が下位
で、右側が上位となるように書いている）よりも大きな
データであり、最高値以上のデータ値に対応した出力ｖ
１が発生されるのは不都合であるので、出力Ｖ１が上限
値（１，０゜０、０．１）に対応した出力値になるよう
に工夫されている。即ち、上位３ビツトの何れかに１が
立っているときはインバータ２４の上位３ビツトの何れ
かの線路にＯが存することになり、ＡＮＤゲート３８の
出力は必ずＯになる。そのため、ＮＡＮＤゲート４０の
出力は１となり、次のＮＡＮＤゲート４９の出力は専ら
ＡＮＤゲート４８の出力に依存し、ＡＮＤゲート４８の
出力を反転したパルスが得られる。ＡＮＤゲート４８の
出力はＮＡＮＤゲート４１からの入力が１であるため、
３ステートバツフア４７の出力に依存する。このパルス
は実質的に基本パルスＣＰ２と考えてよいので、基本パ
ルスＣＰ２が出力布れ、これがＮＡＮＤゲート４９がら
出力される。このことは出力ｖ１のパルス幅でいえば、
最大の幅（即ち、１ドツト分に対応）である。換言すれ
ば、画像データの上位３ビツトの少なくとも１つが１で
ある場合は、前記下位５ビツトの最高値と同じパルス幅
の出力に抑えられることを意味する。尚、本実施例で下
位５ビツトを１７段階に制限しているので、下位５ビツ
トの第１８段階がら第３２段階のデータ、即ち（０，１
，０，０，１）から（１，１、１，１，１）のデータに
ついては上位３ビツトが０であッテも第１７段階（１，
０，Ｏ，０，１）と同じ出力Ｖｌが得られる。
ラッチ回路２３に加えられる画像データが８ビツト全て
Ｏの場合（画像信号がない場合）には出力Ｖ１もない（
Ｏ出力）筈であるが、回路的に生じるヒゲ状のノイズパ
ルスが例えば共通接続点ＴＰ１５へ伝送されてきた場合
にはこのノイズパルスによって誤動作が生じうることに
なるが、これは本実施例では自動的に阻止される。即ち
、画像信号データが８ビツト全てＯの場合は、ＡＮＤゲ
ート３７の入力が全て１であるので、このＡＮＤゲート
３７の出力は１となり、次のＡＮＤゲートの入力も全て
１となる。その結果、ＡＮＤゲート３９からＮＡＮＤゲ
ート４１に与えられる信号も１となる。一方、ＡＮＤゲ
ート３８の入力も１であり、その出力も１となるからＮ
ＡＮＤゲート４１の出力は０となる。従って、ＡＮＤゲ
ート４８の出力は０になり、ＮＡＮＤゲート４９の出力
はＨＡＮＤゲート４０がらの入力がＯであっても１であ
っても、必ず１になってレーザビームをＯＮさせるパル
スは得られない。
Ｏの場合（画像信号がない場合）には出力Ｖ１もない（
Ｏ出力）筈であるが、回路的に生じるヒゲ状のノイズパ
ルスが例えば共通接続点ＴＰ１５へ伝送されてきた場合
にはこのノイズパルスによって誤動作が生じうることに
なるが、これは本実施例では自動的に阻止される。即ち
、画像信号データが８ビツト全てＯの場合は、ＡＮＤゲ
ート３７の入力が全て１であるので、このＡＮＤゲート
３７の出力は１となり、次のＡＮＤゲートの入力も全て
１となる。その結果、ＡＮＤゲート３９からＮＡＮＤゲ
ート４１に与えられる信号も１となる。一方、ＡＮＤゲ
ート３８の入力も１であり、その出力も１となるからＮ
ＡＮＤゲート４１の出力は０となる。従って、ＡＮＤゲ
ート４８の出力は０になり、ＮＡＮＤゲート４９の出力
はＨＡＮＤゲート４０がらの入力がＯであっても１であ
っても、必ず１になってレーザビームをＯＮさせるパル
スは得られない。
前記ＨＡＮＤゲート４８の出力は第１図のＷＡＮＤゲー
ト１５で反転されてＯになるからである。このように、
共通接続点ＴＰ１５にノイズパルスが現れてきても、Ｎ
ＡＮＤゲート４９において阻止されることになり、ノイ
ズパルスはレーザビームのＯＮ、 ＯＦＦに作用しない
。
ト１５で反転されてＯになるからである。このように、
共通接続点ＴＰ１５にノイズパルスが現れてきても、Ｎ
ＡＮＤゲート４９において阻止されることになり、ノイ
ズパルスはレーザビームのＯＮ、 ＯＦＦに作用しない
。
次に通常の動作を第３図を参照して説明する。
まず、この回路は５個の遅延回路２６ａ〜２６ｅがあり
、これを画像データの５ビツトで個々に動作制御するよ
うになっているので、３２通りの組合せ制御ができるが
、実際にはレーザ光学系１７や感光体ドラム２２等から
なる画像形成手段の性能によってその組合せ数が制限さ
る。ここでは先にも述べたように１７通りの組合せのみ
とする。従って、５ビツトの画像データのうち、 （０
，０，０，０，０）から（１，０，０、ｏ、ｉ）までが
有効となるように設定されており、その最大値（１，０
，０，０，１）が画素の１ビツト分を照射するレーザビ
ームのＯＮ期間に対応する。
、これを画像データの５ビツトで個々に動作制御するよ
うになっているので、３２通りの組合せ制御ができるが
、実際にはレーザ光学系１７や感光体ドラム２２等から
なる画像形成手段の性能によってその組合せ数が制限さ
る。ここでは先にも述べたように１７通りの組合せのみ
とする。従って、５ビツトの画像データのうち、 （０
，０，０，０，０）から（１，０，０、ｏ、ｉ）までが
有効となるように設定されており、その最大値（１，０
，０，０，１）が画素の１ビツト分を照射するレーザビ
ームのＯＮ期間に対応する。
尚、画像データは８ビツトで２５６階調となっている場
合が多いが、その場合はラッチ回路２３に入力される前
に変換器（図示せず）で実質５ビツトのデータで１７段
階に変換されるものとする。今、前記５ビツトに関しく
１．１，１．０．０）なるデータがラッチ回路２３に
入力された場合は３ステートバツフア２８．３０１３２
．３３，３５がＯＮＬ、遅延回路２６ａ、 ２６ｂ１
２６ｃが動作することになる。その結果、ＡＮＤゲート
２５に加えられた基本パルスＣＰ２は遅延回路２６ａ１
ｚｅｂ。
合が多いが、その場合はラッチ回路２３に入力される前
に変換器（図示せず）で実質５ビツトのデータで１７段
階に変換されるものとする。今、前記５ビツトに関しく
１．１，１．０．０）なるデータがラッチ回路２３に
入力された場合は３ステートバツフア２８．３０１３２
．３３，３５がＯＮＬ、遅延回路２６ａ、 ２６ｂ１
２６ｃが動作することになる。その結果、ＡＮＤゲート
２５に加えられた基本パルスＣＰ２は遅延回路２６ａ１
ｚｅｂ。
２６ｃによる遅延を受け、最終的にＮＡＮＤゲート４８
の出力ＰＢＩに対し第３図の点線枠（イ）内に示す時間
ｔ１だけ遅れたパルスＰＶＩとなってＮＡＲＤゲート４
０の出力側に現われる。従って、次のＮＡＮＤゲート４
９の出力ｖ１は前記遅延時間ｔ１に相当する幅のパルス
となる。
の出力ＰＢＩに対し第３図の点線枠（イ）内に示す時間
ｔ１だけ遅れたパルスＰＶＩとなってＮＡＲＤゲート４
０の出力側に現われる。従って、次のＮＡＮＤゲート４
９の出力ｖ１は前記遅延時間ｔ１に相当する幅のパルス
となる。
これからも窺知できるように、この回路においては５ビ
ツトのデータ内容が大きくなるに従って遅延量も大きく
なり、出力ｖ１のパルス幅も大きくなる。
ツトのデータ内容が大きくなるに従って遅延量も大きく
なり、出力ｖ１のパルス幅も大きくなる。
第１回路１１の出力ｖ１は間欠的に生じるが、その他の
回路、即ち第２、第３、第４の出力Ｖ２、ｖ３、■４も
それぞれ間欠的に生じる。ドツトに関していえば３つお
きとなっており、これらＶｌ、ｖ２、■３、■４をＨＡ
ＮＤゲート１５で合成することによって各ドツト毎のパ
ルス（第３図でＶＩＤＥＯで示す）となる。
回路、即ち第２、第３、第４の出力Ｖ２、ｖ３、■４も
それぞれ間欠的に生じる。ドツトに関していえば３つお
きとなっており、これらＶｌ、ｖ２、■３、■４をＨＡ
ＮＤゲート１５で合成することによって各ドツト毎のパ
ルス（第３図でＶＩＤＥＯで示す）となる。
このように、複数の回路でレーザビーム駆動パルスを形
成するようにしているのは、もし１つの回路だけで行な
うと、基本パルスが遅延し終っていない状態で次の基本
パルスが生じるので正確な出力パルス形成できないがら
である。従って、第２図に示す回路が２個以上必要であ
ると共に、異なる位相の基本パルスが必要である。しか
も、遅延回路を構成するバッファの遅延バラツキによる
誤動作を危惧すると、第１図に示すように４個の回路で
行なうのが望ましい。これを３個の回路と３個の基本パ
ルスを用いたとした場合を第５図を参照して説明すると
、遅延される基本パルスＣＰ２の最大遅延量は１ビツト
分であるから同図（ｄ）に示すように同図（Ｃ）に示す
基本パルスＣＰ３と同じ位置まで遅延されつる。しかし
ながら、遅延回路のバラツキによって同図（ｅ）に示す
ように余分にＺだけ多く遅れると、次のデータラッチ用
の基本パルスＣＰＩの到来に基づく新たな遅延選択用の
信号により遅延回路の新たな組合せがなされ、前記遅延
分Ｚが同図（ｆ）に示すように幅広のパルスとなる虞が
大となるからである。これは特にラッチ用基本パルスＣ
ＰＩによって回路的にヒゲ状パルスが生じて最も遅延量
の大きい遅延回路が作動したとき、若しくは同時に作動
した遅延回路の遅延量の総和が著しく大きい場合に問題
となる。
成するようにしているのは、もし１つの回路だけで行な
うと、基本パルスが遅延し終っていない状態で次の基本
パルスが生じるので正確な出力パルス形成できないがら
である。従って、第２図に示す回路が２個以上必要であ
ると共に、異なる位相の基本パルスが必要である。しか
も、遅延回路を構成するバッファの遅延バラツキによる
誤動作を危惧すると、第１図に示すように４個の回路で
行なうのが望ましい。これを３個の回路と３個の基本パ
ルスを用いたとした場合を第５図を参照して説明すると
、遅延される基本パルスＣＰ２の最大遅延量は１ビツト
分であるから同図（ｄ）に示すように同図（Ｃ）に示す
基本パルスＣＰ３と同じ位置まで遅延されつる。しかし
ながら、遅延回路のバラツキによって同図（ｅ）に示す
ように余分にＺだけ多く遅れると、次のデータラッチ用
の基本パルスＣＰＩの到来に基づく新たな遅延選択用の
信号により遅延回路の新たな組合せがなされ、前記遅延
分Ｚが同図（ｆ）に示すように幅広のパルスとなる虞が
大となるからである。これは特にラッチ用基本パルスＣ
ＰＩによって回路的にヒゲ状パルスが生じて最も遅延量
の大きい遅延回路が作動したとき、若しくは同時に作動
した遅延回路の遅延量の総和が著しく大きい場合に問題
となる。
この点、第１図の実施例の如く４個の回路と４個の基本
パルスを用いた場合は次のラッチ用パルスが到来する時
点では基本パルスＣＰ２の遅延は完全に終了しているよ
うになるので、上記のような問題は生じない。
パルスを用いた場合は次のラッチ用パルスが到来する時
点では基本パルスＣＰ２の遅延は完全に終了しているよ
うになるので、上記のような問題は生じない。
尚、遅延のバラツキが生じないような遅延素子を用いた
場合等には必ずしも４個以上の回路と基本パルスを用い
る必要がない。従って、１個でも２個でもよい。
場合等には必ずしも４個以上の回路と基本パルスを用い
る必要がない。従って、１個でも２個でもよい。
以上において本発明を実施例に沿って述べたが、第２図
において遅延比較の基準パルスとして入力されているＣ
Ｆ２−の代わりにＣＦ２を用いるように構成してもよい
。
において遅延比較の基準パルスとして入力されているＣ
Ｆ２−の代わりにＣＦ２を用いるように構成してもよい
。
発」［Ｑ１農（
以上説明した通り、本発明によれば、ビームスキャンす
ることにより感光体上に潜像を形成するレーザ光学系に
おけるレーザビームの放射時間を画像信号に基いて制御
するレーザビーム制御装置において、 周期的に繰り返す基本パルスを遅延する遅延回路と、前
記遅延回路による前記基本パルスの遅延量を画像信号に
基いて制御する制御回路と、前記基本パルスの遅延量に
応じた幅のパルスを出力する出力回路とを有する第１の
回路と、 前記第１の回路と同様に構成されていると共に前記基本
パルスと位相の異なる基本パルスを使用する他の回路と
、 前記第１の回路及び前記他の回路からの出力パルス幅の
期間に前記レーザ光学系におけるレーザビームを放射さ
せる手段と、 を設けた構成とした場合には、例えば第１の回路で基本
パルスの遅延が次の画素ドツトに差し掛かっていても、
その画素ドツトに対応する期間でての遅延量（これは更
に後の画素ドツトに作用する遅延量）決定は他の回路が
分担しているので問題がない。そして、出力パルスの幅
は細かく変えることができるので、画素ドツトに対する
レーザビームの幅を多段階に制御できる。しかも、基本
パルスを作成するために使用するクロックの周波数を高
く（高速に）する必要がないので、回路的な負担が軽減
される等の効果がある。
ることにより感光体上に潜像を形成するレーザ光学系に
おけるレーザビームの放射時間を画像信号に基いて制御
するレーザビーム制御装置において、 周期的に繰り返す基本パルスを遅延する遅延回路と、前
記遅延回路による前記基本パルスの遅延量を画像信号に
基いて制御する制御回路と、前記基本パルスの遅延量に
応じた幅のパルスを出力する出力回路とを有する第１の
回路と、 前記第１の回路と同様に構成されていると共に前記基本
パルスと位相の異なる基本パルスを使用する他の回路と
、 前記第１の回路及び前記他の回路からの出力パルス幅の
期間に前記レーザ光学系におけるレーザビームを放射さ
せる手段と、 を設けた構成とした場合には、例えば第１の回路で基本
パルスの遅延が次の画素ドツトに差し掛かっていても、
その画素ドツトに対応する期間でての遅延量（これは更
に後の画素ドツトに作用する遅延量）決定は他の回路が
分担しているので問題がない。そして、出力パルスの幅
は細かく変えることができるので、画素ドツトに対する
レーザビームの幅を多段階に制御できる。しかも、基本
パルスを作成するために使用するクロックの周波数を高
く（高速に）する必要がないので、回路的な負担が軽減
される等の効果がある。
また、前記他の回路として第１の回路と同様に構成され
た第２、第３、第４の回路を設けると共に、前記第１、
第２、第３、第４の回路に、１つが立ち下がるとき次の
ものが立ち上がる関係でシーケンシャルに生じる異なる
位相のパルスを遅延用基本パルスとして与える手段を設
けた場合には、上記の効果に加え、更に遅延回路におけ
る遅延量のバラツキがあっても問題が生じないという効
果がある。
た第２、第３、第４の回路を設けると共に、前記第１、
第２、第３、第４の回路に、１つが立ち下がるとき次の
ものが立ち上がる関係でシーケンシャルに生じる異なる
位相のパルスを遅延用基本パルスとして与える手段を設
けた場合には、上記の効果に加え、更に遅延回路におけ
る遅延量のバラツキがあっても問題が生じないという効
果がある。
また、ビームスキャンすることにより感光体上に潜像を
形成するレーザ光学系におけるレーザビームの放射時間
を画像信号に基いて制御するレーザビーム制御装置を、 周期的に繰り返す基本パルスを遅延する遅延回路と、 前記遅延回路による前記基本パルスの遅延量を画像信号
に基いて制御する制御回路と、前記基本パルスの遅延量
に応じた幅のパルスを出力する出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 前記画像データがないとき強制的に前記出力回路からパ
ルスが生じないようになす手段と、から成るように構成
した場合には、画像データがないときに回路上にノイズ
パルスが生じても出力パルスは発生せず、従って誤動作
が生じないという効果がある。
形成するレーザ光学系におけるレーザビームの放射時間
を画像信号に基いて制御するレーザビーム制御装置を、 周期的に繰り返す基本パルスを遅延する遅延回路と、 前記遅延回路による前記基本パルスの遅延量を画像信号
に基いて制御する制御回路と、前記基本パルスの遅延量
に応じた幅のパルスを出力する出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 前記画像データがないとき強制的に前記出力回路からパ
ルスが生じないようになす手段と、から成るように構成
した場合には、画像データがないときに回路上にノイズ
パルスが生じても出力パルスは発生せず、従って誤動作
が生じないという効果がある。
また、ビームスキャンすることにより感光体上に潜像を
形成するレーザ光学系におけるレーザビームの放射時間
を画像信号に基いて制御するレザビーム制御装置を、 遅延量について２ ｎ（ｎ ＝０．１，２，３．・・・
）の重み付けがなされた複数の遅延回路と、 前記複数の遅延回路の各々の作動・不作動の制御を画像
信号データの各ビットにより個々に行なうことによって
基本パルスの遅延量を画像信号に基いて制御する制御回
路と、 前記基本パルスの遅延量に応じた幅のパルスを出力する
出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 から構成した場合には、複数の遅延回路の作動する組合
せによる遅延量の数が少ないビット数の画像信号データ
で多くとれるという効果がある。
形成するレーザ光学系におけるレーザビームの放射時間
を画像信号に基いて制御するレザビーム制御装置を、 遅延量について２ ｎ（ｎ ＝０．１，２，３．・・・
）の重み付けがなされた複数の遅延回路と、 前記複数の遅延回路の各々の作動・不作動の制御を画像
信号データの各ビットにより個々に行なうことによって
基本パルスの遅延量を画像信号に基いて制御する制御回
路と、 前記基本パルスの遅延量に応じた幅のパルスを出力する
出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 から構成した場合には、複数の遅延回路の作動する組合
せによる遅延量の数が少ないビット数の画像信号データ
で多くとれるという効果がある。
更に、また、ビームスキャンすることにより感光体上に
潜像を形成するレーザ光学系におけるレーザビームの放
射時間を画像信号に基いて制御するレーザビーム制御装
置を、 周期的に繰り返す基本パルスを遅延する遅延回路と、 前記遅延回路による前記基本パルスの遅延量を画像信号
に基いて制御する制御回路と、前記基本パルスの遅延量
に応じた幅のパルスを出力する出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 画素の１ドツト分に対応するパルスを発生させる遅延量
を前記基本パルスに与える最大有効画像データよりも大
きな画像信号データが入力されたとき前記最大有効画像
データが入力されたときと同等の結果が凄じるように前
記出力回路の動作を制限する手段と、 から構成した場合には、予め決めた最大有効画像データ
より大きなデータが入力された場合であっても、出力回
路から出力されるパルスの幅は最大有効画像データに対
応するパルス幅に制限されることになるので、例えば次
の画素ドツトにまで影響を与えるようなことはないとい
う効果がある。
潜像を形成するレーザ光学系におけるレーザビームの放
射時間を画像信号に基いて制御するレーザビーム制御装
置を、 周期的に繰り返す基本パルスを遅延する遅延回路と、 前記遅延回路による前記基本パルスの遅延量を画像信号
に基いて制御する制御回路と、前記基本パルスの遅延量
に応じた幅のパルスを出力する出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 画素の１ドツト分に対応するパルスを発生させる遅延量
を前記基本パルスに与える最大有効画像データよりも大
きな画像信号データが入力されたとき前記最大有効画像
データが入力されたときと同等の結果が凄じるように前
記出力回路の動作を制限する手段と、 から構成した場合には、予め決めた最大有効画像データ
より大きなデータが入力された場合であっても、出力回
路から出力されるパルスの幅は最大有効画像データに対
応するパルス幅に制限されることになるので、例えば次
の画素ドツトにまで影響を与えるようなことはないとい
う効果がある。
第１図は本発明を実施したレーザビーム制御装置の概略
ブロック図であり、第２図はその一部についての詳細図
、第３図は各部の信号波形図、第４図は基本パルスを形
成する回路を示す回路図、第５図は説明図である。 １・・・リングカウンタ、 ５・・・レーザビーム、
１１・・・第１回路、 １２・・・第２回路、 １３・・・第３回路、１
４・・・第４回路、 １５・・・ＮＡＮＤゲート
、１６・・・ドライバ回路、 １７・・・レーザ光学
系、１８・・・半導体レーザ素子、 ２２・・・感光対ドラム、 ２３・・・ラッチ回路、
２４・・・インバータ、 ２５・・・ＮＡＮＤゲー
ト、２６ａ〜２６ｅ・・・遅延回路、 ２７〜３６・・・３ステートバツフア、５０・・・バッ
ファＩＣ。 ＣＰＩ〜ＣＰ４・・・基本クロック、 ■１〜ｖ４・・・第１〜第４回路の出力、ｔｌ・・・遅
延時間。 出 願 人 三田工業株式会社
ブロック図であり、第２図はその一部についての詳細図
、第３図は各部の信号波形図、第４図は基本パルスを形
成する回路を示す回路図、第５図は説明図である。 １・・・リングカウンタ、 ５・・・レーザビーム、
１１・・・第１回路、 １２・・・第２回路、 １３・・・第３回路、１
４・・・第４回路、 １５・・・ＮＡＮＤゲート
、１６・・・ドライバ回路、 １７・・・レーザ光学
系、１８・・・半導体レーザ素子、 ２２・・・感光対ドラム、 ２３・・・ラッチ回路、
２４・・・インバータ、 ２５・・・ＮＡＮＤゲー
ト、２６ａ〜２６ｅ・・・遅延回路、 ２７〜３６・・・３ステートバツフア、５０・・・バッ
ファＩＣ。 ＣＰＩ〜ＣＰ４・・・基本クロック、 ■１〜ｖ４・・・第１〜第４回路の出力、ｔｌ・・・遅
延時間。 出 願 人 三田工業株式会社
Claims (5)
- （１）ビームスキャンすることにより感光体上に潜像を
形成するレーザ光学系におけるレーザビームの放射時間
を画像信号に基いて制御するレーザビーム制御装置にお
いて、 周期的に繰り返す基本パルスを遅延する遅延回路と、前
記遅延回路による前記基本パルスの遅延量を画像信号に
基いて制御する制御回路と、前記基本パルスの遅延量に
応じた幅のパルスを出力する出力回路とを有する第１の
回路と、 前記第１の回路と同様に構成されていると共に前記基本
パルスと位相の異なる基本パルスを使用する他の回路と
、 前記第１の回路及び前記他の回路からの出力パルス幅の
期間に前記レーザ光学系におけるレーザビームを放射さ
せる手段と、 から成ることを特徴とするレーザビーム制御装置。 - （２）ビームスキャンすることにより感光体上に潜像を
形成するレーザ光学系におけるレーザビームの放射時間
を画像信号に基いて制御するレーザビーム制御装置にお
いて、 周期的に繰り返す基本パルスを遅延する遅延回路と、前
記遅延回路による前記基本パルスの遅延量を両像信号に
基いて制御する制御回路と、前記基本パルスの遅延量に
応じた幅のパルスを出力する出力回路とを有する第１の
回路と、 前記第１の回路と同様に構成された第２、第３、第４の
回路と、 前記第１、第２、第３、第４の回路に、１つが立ち下が
るとき次のものが立ち上がる関係でシーケンシャルに生
じる異なる位相のパルスを遅延用基本パルスとして与え
る手段と、 前記第１、第２、第３、第４の回路からの各出力パルス
幅の期間に前記レーザ光学系におけるレーザビームを放
射させる手段と、 から成ることを特徴とするレーザビーム制御装置。 - （３）ビームスキャンすることにより感光体上に潜像を
形成するレーザ光学系におけるレーザビームの放射時間
を画像信号に基いて制御するレーザビーム制御装置にお
いて、 周期的に繰り返す基本パルスを遅延する遅延回路と、 前記遅延回路による前記基本パルスの遅延量を画像信号
に基いて制御する制御回路と、 前記基本パルスの遅延量に応じた幅のパルスを出力する
出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 前記画像データがないとき強制的に前記出力回路からパ
ルスが生じないようになす手段と、から成ることを特徴
とするレーザビーム制御装置。 - （４）ビームスキャンすることにより感光体上に潜像を
形成するレーザ光学系におけるレーザビームの放射時間
を画像信号に基いて制御するレーザビーム制御装置にお
いて、 遅延量について２＾ｎ（ｎ＝０，１，２，３，・・・）
の重み付けがなされた複数の遅延回路と、 前記複数の遅延回路の各々の作動・不作動の制御を画像
信号データの各ビットにより個々に行なうことによつて
基本パルスの遅延量を画像信号に基いて制御する制御回
路と、 前記基本パルスの遅延量に応じた幅のパルスを出力する
出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 から成ることを特徴とするレーザビーム制御装置。 - （５）ビームスキャンすることにより感光体上に潜像を
形成するレーザ光学系におけるレーザビームの放射時間
を画像信号に基いて制御するレーザビーム制御装置にお
いて、 周期的に繰り返す基本パルスを遅延する遅延回路と、 前記遅延回路による前記基本パルスの遅延量を画像信号
に基いて制御する制御回路と、 前記基本パルスの遅延量に応じた幅のパルスを出力する
出力回路と、 前記出力回路からの出力パルス幅の期間に前記レーザ光
学系におけるレーザビームを放射させる手段と、 画素の１ドット分に対応するパルスを発生させる遅延量
を前記基本パルスに与える最大有効画像データよりも大
きな画像信号データが入力されたとき前記最大有効画像
データが入力されたときと同等の結果が生じるように前
記出力回路の動作を制限する手段と、 から成ることを特徴とするレーザビーム制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067915A JPH03268563A (ja) | 1990-03-16 | 1990-03-16 | レーザビーム制御装置 |
| US07/664,313 US5272546A (en) | 1990-03-16 | 1991-03-04 | Laser beam controller |
| EP19910103831 EP0446891A3 (en) | 1990-03-16 | 1991-03-13 | Laser beam controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067915A JPH03268563A (ja) | 1990-03-16 | 1990-03-16 | レーザビーム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03268563A true JPH03268563A (ja) | 1991-11-29 |
Family
ID=13358681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2067915A Pending JPH03268563A (ja) | 1990-03-16 | 1990-03-16 | レーザビーム制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5272546A (ja) |
| EP (1) | EP0446891A3 (ja) |
| JP (1) | JPH03268563A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677791A (ja) * | 1992-08-26 | 1994-03-18 | Nippondenso Co Ltd | 遅延装置，プログラム可能遅延線及び発振装置 |
| JP3663641B2 (ja) * | 1994-08-11 | 2005-06-22 | ブラザー工業株式会社 | 印字装置 |
| DE69407588T2 (de) * | 1994-09-21 | 1998-07-09 | Sgs Thomson Microelectronics | Programmierbare digitale Verzögerungsschaltungseinheit |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5611628A (en) * | 1979-07-04 | 1981-02-05 | Fuji Photo Film Co Ltd | Laser recording method |
| JPS5789975A (en) * | 1980-11-27 | 1982-06-04 | Citizen Watch Co Ltd | Impact type dot matrix printer |
| JPS60214158A (ja) * | 1984-04-10 | 1985-10-26 | Konishiroku Photo Ind Co Ltd | 画像記録装置 |
| JPS62193457A (ja) * | 1986-02-20 | 1987-08-25 | Toshiyuki Sakai | カラ−グラフの画像処理システム |
| JPS63166361A (ja) * | 1986-12-26 | 1988-07-09 | Toshiba Corp | 画像形成装置 |
| JPH0245168A (ja) * | 1988-08-05 | 1990-02-15 | Canon Inc | レーザビームプリンタ |
| JPH02294155A (ja) * | 1989-05-09 | 1990-12-05 | Ricoh Co Ltd | 書込装置ドライブ回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152373A (en) * | 1980-04-24 | 1981-11-25 | Fuji Photo Film Co Ltd | Laser recording device |
| JPS59163952A (ja) * | 1983-03-08 | 1984-09-17 | Canon Inc | 画像処理装置 |
| JPH0795155B2 (ja) * | 1987-09-18 | 1995-10-11 | 富士写真フイルム株式会社 | 光走査装置の同期回路 |
| JPH0834417B2 (ja) * | 1987-11-02 | 1996-03-29 | 三田工業株式会社 | 入力制御回路 |
| US4914459A (en) * | 1988-04-18 | 1990-04-03 | Ricoh Company, Ltd. | Image forming apparatus |
-
1990
- 1990-03-16 JP JP2067915A patent/JPH03268563A/ja active Pending
-
1991
- 1991-03-04 US US07/664,313 patent/US5272546A/en not_active Expired - Fee Related
- 1991-03-13 EP EP19910103831 patent/EP0446891A3/en not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5611628A (en) * | 1979-07-04 | 1981-02-05 | Fuji Photo Film Co Ltd | Laser recording method |
| JPS5789975A (en) * | 1980-11-27 | 1982-06-04 | Citizen Watch Co Ltd | Impact type dot matrix printer |
| JPS60214158A (ja) * | 1984-04-10 | 1985-10-26 | Konishiroku Photo Ind Co Ltd | 画像記録装置 |
| JPS62193457A (ja) * | 1986-02-20 | 1987-08-25 | Toshiyuki Sakai | カラ−グラフの画像処理システム |
| JPS63166361A (ja) * | 1986-12-26 | 1988-07-09 | Toshiba Corp | 画像形成装置 |
| JPH0245168A (ja) * | 1988-08-05 | 1990-02-15 | Canon Inc | レーザビームプリンタ |
| JPH02294155A (ja) * | 1989-05-09 | 1990-12-05 | Ricoh Co Ltd | 書込装置ドライブ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0446891A3 (en) | 1992-08-19 |
| EP0446891A2 (en) | 1991-09-18 |
| US5272546A (en) | 1993-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2824999B2 (ja) | 画像処理装置 | |
| JP3620310B2 (ja) | パルス発生装置および画像記録装置 | |
| JPH11150456A (ja) | 位相の異なる複数のクロック信号を出力するクロック信号発生回路およびそれを用いたクロック位相制御回路 | |
| US5428321A (en) | Pulse width modulator having controlled delay circuit | |
| JPH01258953A (ja) | レーザ書込み装置 | |
| JP3696386B2 (ja) | パルス幅変調信号生成回路 | |
| JPH03268563A (ja) | レーザビーム制御装置 | |
| JPH0969662A (ja) | 光走査装置の光強度変調回路 | |
| JPH0969663A (ja) | 光走査装置の光強度変調回路 | |
| JP2840326B2 (ja) | 画像処理装置 | |
| US6963615B2 (en) | Pixel modulation apparatus and method thereof | |
| JPH09321376A (ja) | 半導体レーザ制御装置 | |
| JP3756386B2 (ja) | 定電流発生回路および表示装置 | |
| JPH06198958A (ja) | Ｌｅｄプリンタにおける高密度画像形成方法 | |
| JPH05206550A (ja) | 発光素子駆動回路 | |
| JP3326887B2 (ja) | パルス幅変調回路 | |
| JP3326888B2 (ja) | パルス幅変調回路 | |
| JP2793205B2 (ja) | 画像処理方法 | |
| JPH02243363A (ja) | 半導体レーザ駆動回路 | |
| JPH0263756A (ja) | 画像記録装置の光源駆動装置 | |
| JPH04126464A (ja) | 画像形成装置 | |
| JPH0591274A (ja) | 画像形成装置 | |
| JPS59223070A (ja) | 画像処理装置 | |
| JP3157025B2 (ja) | 画像出力装置 | |
| JP2002331706A (ja) | 画像形成装置 |