JPH03273343A - 誤り検知回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、内部回路の自己診断を行う誤り検知回路に
関するものである。

〔従来の技術〕

第４図は従来の誤り検知回路を示すブロック図である。

図において、１は内部回路として各種の機能ブロックを
内蔵し、入力された伝送データをその各種機能ブロック
によって操作処理し、それを外部に出力するカードであ
る。２はこのカード１に入力される伝送データを一時蓄
積する受信データバ、ソファであり、３はこのカード１
より出力される伝送データを一時蓄積する送信データバ
ッファである。４は前記カード１内の各内部回路を監視
することによってカード１の自己診断を行い、異常を検
知すると異常信号を送出する異常検知部である。

次に動作について説明する。外部より送られてきた伝送
データは受信データバッファ２に一旦蓄積されてカード
１に送られ、そのカード１内の各内部回路の各徨機能ブ
ロックによって操作処理される。前記各種機能ブロック
の操作処理によって得られた伝送データは、カード１よ
り送信データバッファ３に送られてそこに一旦格納され
、その後外部へ送信される。この時、異常検知部４はカ
ード１内部の各種機能ブロックを実現する各内部回路の
動作を監視しており、異常を検出すると異常信号を発生
する。

〔発明が解決しようとする課題〕

従来の誤り検知回路は以上のよ５に構成されているので
、カード１以外の領域、あるいは、カード１内部であっ
ても、異常検知部４によって異常監視が行われている内
部回路の機能動作以外の要因でデータの破壊が起こった
場合には、その異常は検出されず、異常検知部４による
監視結果が正常で、データにのみ異常がある場合、シス
テムまたは接続回線間での異常箇所の発見が困難である
という課題があった。

この発明は上記のような課題を解消するためになされた
もので、どのような原因であったとしても、内部でデー
タに異常が発生した場合にはそれを異常信号として外部
に報告できる誤り検知回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る誤り検知回路は、受信データバッファを
、外部と送受されるデータのピントレートに応じて伝送
データの書き込みが行われ、格納されている伝送データ
が前記ビットレートより速い内部クロックに従って読み
出される構成とし、前記ビットレートと内部クロックと
の速度差に応じた割合で、受信データバッファより読み
出した伝送データにテストデ〜り発生部からのテストデ
ータを付加して内部回路に入力するテストデータ付加部
、内部回路より外部へ送出される伝送データの送信前に
前記テストデータの分離を行うテストデータ分離部、お
よび分離されたテストデータに基づいて前記内部回路の
状態を診断する診断部を設けたものである。

〔作　用〕

この発明における誤り検知回路は、外部と送受する伝送
データのビットレートより速い内部クロックにて内部回
路を動作させ、このピクトレートと内部クロックとの速
度差を利用して受信した伝送データにテストデータを付
加して内部回路に入力し、内部回路を経由して操作処理
された当該伝送データを外部へ送信する前に、その伝送
データより付加されているテストデータを分離し、その
テストデータを判定して内部回路の状態を診断すること
により、内部での伝送データの有効性、信頼性を直接的
に評価することのできる誤り検知回路を実現する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１は第４図に同一符号を付した従来のもの
と同等のカードである。また、５゜６は外部と送受され
るデータのビットレートに応じて伝送データが書き込ま
れ、書き込まれた伝送データが、前記ビットレートより
速い内部クロックに従って読み出されてカード１に入力
される受信データバッファである。７，８はカード１の
内部回路から出力される伝送データが前記内部クロック
に従って書き込まれ、それが前記ビットレートに従って
読み出されて外部へ送出される送信データバッファであ
る。９は前記受信データバッファ５．６および送信デー
タバッフ了７，８のバッファ通過時の伝送データを監視
する監視部である。

１０は前記受信データバッフ〒５より読み出されて力〜
ド１へ入力される伝送データに付加されるテストデータ
を発生するテストデータ発生部であり、そのテストデー
タは、例えば当該テストデータ発生部１０に外付けされ
たスイッチにて設定され、それをシリアル情報に変換す
ることによって作成される。１１．１２は制御信号によ
って互いに相補的にオン／オフするゲートによって構成
され、そのようなテストデータを前記ビットレートと内
部クロックの速度差に応じた割合で、受信データバッフ
ァ５あるいは６より読み出した伝送データに付加するテ
ストデータ付加部である。

１３．１４はこのテストデータ付加部１１，１２と同様
に、互いに相補的にオン／オフするゲートによって構成
され、カード１より送信データバッ７ア７あるいは８に
出力される伝送データより前記テストデータを分離する
テストデータ分離部である。１５はこのテストデータ分
離部１３によって分離されたテストデータを、受信デー
タバッファ６からカード１へ入力される伝送データに付
加するために、テストデータ付加部１２に折り返すテス
トデータ折り返し部である。１６は前記テストデータ分
離部１４にて分離されたテストデータに基づいて、カー
ド１の内部回路の状態を診断する診断部である。

次に動作について説明する。ここで、第２図はテストデ
ータの付加過程を示すタイムチャートである。受信デー
タバッファ５には第２図（ａ）に示す伝送データが、同
図（ｂ）　Ｋ示すビットレートに従って書き込まれてゆ
く。一方、この受信データバッファ５に書き込まれた伝
送データは、このビットレートよりも速い、第２図（Ｃ
）に示す内部クロックに従って読み出されてテストデー
タ付加部１１の一方のゲートに入力される。第２図（ｄ
）Ｋこの内部クロックにて読み出された伝送データを示
す。この内部クロックはテストデータの付加時には破線
で示すようにマスクされている。

一方、テストデータ発生部１０に外付けされたスイッチ
にて設定されたテストデータは、シリアル信号に変換さ
れてテストデータ付加部１１の他方のゲートに入力され
ている。第２図ｆｅ）　Ｋそのテストデータを示す。テ
ストデータ付加部１１には第２図（ｆ）に示す制御信号
が入力されており、テストデータ付加部１１では各ゲー
トがこの制御信号に従って互いに相補的にオン／オンす
る。従って、この元ストデータ付加部１１からは、第２
図（ｄ）に示す伝送データのダミ一部にテストデータが
挿入された、同図（ｇ）に示す伝送データが出力されて
カード１に入力される。前記内部クロックのマスキング
は、例えばこの制御信号を用いて行われる。

第２図（ｇ）に示す伝送データはカード１内の各内部回
路の各徨機能ブロックによって操作処理され、送信デー
タバッフ了７に出力される。この時、その伝送データに
付加されていたテストデータは、前述の場合と同様の制
御信号にてそのゲートが互いに相補的にオン／オフする
テストデータ分離部１３によって分離されテストデータ
折り返し部１５に送られる。テストデータ折り返し部１
５にて折り返されたテストデータはテストデータ付加部
１２に送られ、前述の場合と全く同様にして、受信デー
タバッファ６より内部クロックに従って読み出された伝
送データに付加される。テストデータの付加された伝送
データはカード１に入力されて、内部回路の機能ブロッ
クによって操作処理され、テストデータ分離部１４に送
られる。

テストデータ分離部１４では、前述の場合と同様の制御
信号によってそのゲートが相補的にオン／オフして伝送
データとテストデータとを分離し、伝送データを送信デ
ータバッファ８Ｖｃ、テストデータを診断部１６にそれ
ぞれ転送する。診断部１６はこのテストデータ分離部１
４からのテストデータを、テストデータ発生部１０の発
生したテストデータに基づいて判定することにより、カ
ード１の内部回路の状態を診断する。診断部１６はその
診断結果によってカード１内に異常を検出すると異常信
号を発生して外部に報告する。この場合、異常信号はこ
のテストデータの判定によるものばかりでなく、例えば
各監視部９による受信データバッフ了５，６および送信
データバッファ７．８の、バッファ通過時の伝送データ
監視結果によるものも報告するようにしてもよ（・。

ここで、第３図はこの診断部１６における診断論理を示
す状態遷移図である。診断部１６はまず、テストデータ
発生部１０より与えられたテストデータに基づいて、テ
ストデータ分離部１４より受は取っ、たテストデータの
良否の判定を行う。その判定結果は一旦保持され、保持
された判定結果を所定の段数だけ監視してカード１の内
部回路を診断する。即ち、前記判定結果が設定された所
定の段数（ｎ段）以上、不良（ＮＧ）の状態が継続した
場合にのみ、診断部１６はカード１の内部に異常が発生
したものと判断して異常信号（ＡＬＲＭ）を発生させる
。

なお、上記実施例では、カード内部での伝送データ経路
の監視を行うものを示したが、それに加えて、システム
毎でのエラー監視を行うようにしてもよく、ネットワー
ク内で異常が発生した場合の異常箇所の発見に有効であ
る。

〔発明の効果〕

以上のように、この発明によれば、外部と送受される伝
送データのビットレートと内部クロックとの速度差を利
用してテストデータを付加し、内部回路を経由して操作
処理された伝送データより付加されたテストデータを分
離して、そのテストデータの判定結果に基づいて内部回
路の状態を診断するように構成したので、内部での伝送
データの有効性、信頼性を直接的に評価することができ
、伝送データの信頼性向上に有効な誤り検知回路が得ら
れる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による誤り検知回路を示す
ブロック図、第２図はテストデータの付加過程を示すタ
イムチャート、第３図は診断部における診断論理を示す
状態遷移図、第４図は従来の誤り検知回路を示すブロッ
ク図である。 １はカード、５，６は受信データバッファ、７゜８は送
信データバッファ、１ｏはテストデータ発生部、１１．
１２はテストデータ付加部、１３゜１４はテストデータ
分離部、１６は診断部。 なお、図中、同一符号は同一　又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 外部と送受されるデータのビットレートに応じて伝送デ
   ータが書き込まれ、前記ビットレートより速い内部クロ
   ックに従って格納されている前記伝送データが読み出さ
   れる受信データバッファと、前記伝送データに付加する
   テストデータを発生するテストデータ発生部と、前記ビ
   ットレートと前記内部クロックとの速度差に応じた割合
   で、前記伝送データバッファより読み出した伝送データ
   に前記テストデータを付加し、内部回路に入力するテス
   トデータ付加部と、前記内部回路より外部へ送信される
   伝送データより、その送信前に前記テストデータを分離
   するテストデータ分離部と、前記テストデータ分離部に
   て分離された前記テストデータに基づいて、前記内部回
   路の状態を診断する診断部とを備えた誤り検知回路。