JPH0327567A - 半導体回路装置 - Google Patents
半導体回路装置Info
- Publication number
- JPH0327567A JPH0327567A JP1161892A JP16189289A JPH0327567A JP H0327567 A JPH0327567 A JP H0327567A JP 1161892 A JP1161892 A JP 1161892A JP 16189289 A JP16189289 A JP 16189289A JP H0327567 A JPH0327567 A JP H0327567A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- type semiconductor
- collector
- circuit device
- surrounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、縦型ｐ ｎ ｐ ｌ−ランジスタを含む半
導体回路装置に関する。
導体回路装置に関する。
この発明は、縦型ｐ ｎ ｐ トランジスタを含む半導
体回路装置において、縦型ｐｎＰ ｌ・ランジスクのコ
レクタ領域を取り囲んで形成されたｎ型半導体の理め込
み層から外部電極を取り出し、この外部電極とコレクタ
電極とを同位相で駆動することにより、コレクタの寄生
容量の影響を除去して、周波数特性を向上させるように
したものである。
体回路装置において、縦型ｐｎＰ ｌ・ランジスクのコ
レクタ領域を取り囲んで形成されたｎ型半導体の理め込
み層から外部電極を取り出し、この外部電極とコレクタ
電極とを同位相で駆動することにより、コレクタの寄生
容量の影響を除去して、周波数特性を向上させるように
したものである。
〔従来の技術］
ハイホーラ集積回路においては、主にｎｐｎ トランジ
スタが使用されているが、回路構戒上、Ｐｎｐ｝ランジ
スタが混用される場合がある。周知のように、ｐｎｐト
ランジスタには、横型と縦型があるが、横型に比べて、
縦型ｐ ｎ ｐ Ｉ・ランジスタのｆＴが枯段に高いた
め、広，ＩＩＦ域増幅器などには縦型ｐｎｐ トランジ
スタが用いられる。
スタが使用されているが、回路構戒上、Ｐｎｐ｝ランジ
スタが混用される場合がある。周知のように、ｐｎｐト
ランジスタには、横型と縦型があるが、横型に比べて、
縦型ｐ ｎ ｐ Ｉ・ランジスタのｆＴが枯段に高いた
め、広，ＩＩＦ域増幅器などには縦型ｐｎｐ トランジ
スタが用いられる。
まず、第４図及び第５図を参照しながら、集積回路に搭
載される従来の増帽器について説明する。
載される従来の増帽器について説明する。
笛４図において、端了（１）からの入力信号がｎｐｎ
トランジスタ（１１）のベースに供給され、１・ランジ
スタ（１１）のコレクタが電ｉ［ ｖ ｃ ｃに直接に
接続され、工旦ツタとアースとの問に定電流源（ｌ２）
が接続されて、工ξツタホロワが構成される。ｎ ｐ
１＋１・ランジスク（１１）のエミンタの出力がｐ ｎ
ｐ ｌ−ランジスタ（１３）のベースに｛Ｊ４給され
、１・ランジスタ（１３）のコレクタが直接に接地され
、エミッタと電源■ＣＣとの間に負荷としてのｐｎｐ｝
ランジスタ（１４）のコレクタ・エミッタと抵抗器（１
５）とが直列に接続され、１・ランジスタ（１４）のベ
ースに適官のハイアス電圧Ｖ．が供給されて第２のエミ
ッタホロワが構成される。トランジスタ（１３）のエミ
ッタの出力が端子（２）に導出される。
トランジスタ（１１）のベースに供給され、１・ランジ
スタ（１１）のコレクタが電ｉ［ ｖ ｃ ｃに直接に
接続され、工旦ツタとアースとの問に定電流源（ｌ２）
が接続されて、工ξツタホロワが構成される。ｎ ｐ
１＋１・ランジスク（１１）のエミンタの出力がｐ ｎ
ｐ ｌ−ランジスタ（１３）のベースに｛Ｊ４給され
、１・ランジスタ（１３）のコレクタが直接に接地され
、エミッタと電源■ＣＣとの間に負荷としてのｐｎｐ｝
ランジスタ（１４）のコレクタ・エミッタと抵抗器（１
５）とが直列に接続され、１・ランジスタ（１４）のベ
ースに適官のハイアス電圧Ｖ．が供給されて第２のエミ
ッタホロワが構成される。トランジスタ（１３）のエミ
ッタの出力が端子（２）に導出される。
また、第５図においては、’：Ｉ１ｊ子（１）からの人
力｛Ｍ’ｔ号が差動増幅器（２０）の一方のｐ ｎ ｐ
トランジスタ（２ｌ）のベースに供給され、他方のｐ
ｎｐ トランジスタ（２２）のベースにはハイアス電圧
Ｖｂ２が供給される。１・ランシスタ（２｛）のコレク
クは直接に接地され、１・ランジスタ（２２）の二１レ
クタとアースとの門に砥抗器（２３）が接続される。両
ｊ−ランジスタ（２１）及び（２２）の共通に接続され
たエミッタと電源Ｖ ｃｃとの間に負荷としてのｐ ｎ
ｐ トランジスタ（２４）のコレクタ・エミッタと抵
抗器（２５）とが直列に接続され、１・ランシスタ（２
４）のベースにバイアス電圧■，，が供給される。
力｛Ｍ’ｔ号が差動増幅器（２０）の一方のｐ ｎ ｐ
トランジスタ（２ｌ）のベースに供給され、他方のｐ
ｎｐ トランジスタ（２２）のベースにはハイアス電圧
Ｖｂ２が供給される。１・ランシスタ（２｛）のコレク
クは直接に接地され、１・ランジスタ（２２）の二１レ
クタとアースとの門に砥抗器（２３）が接続される。両
ｊ−ランジスタ（２１）及び（２２）の共通に接続され
たエミッタと電源Ｖ ｃｃとの間に負荷としてのｐ ｎ
ｐ トランジスタ（２４）のコレクタ・エミッタと抵
抗器（２５）とが直列に接続され、１・ランシスタ（２
４）のベースにバイアス電圧■，，が供給される。
Ｐ ｎ Ｐ ｌ’ランジスク（２２）のコレクタの出力
がエミッタホロワ構成のＰ ｎ Ｐ ｌランジスタ（２
６）のヘスに供給され、１・ランジスタ（２Ｇ）のエミ
ッタの出力が３：ｉ；子（２）に導出される。（２７）
は定電流源である。
がエミッタホロワ構成のＰ ｎ Ｐ ｌランジスタ（２
６）のヘスに供給され、１・ランジスタ（２Ｇ）のエミ
ッタの出力が３：ｉ；子（２）に導出される。（２７）
は定電流源である。
ところで、上述の縦型ｐ ｎ ｐ トランジスタは、例
えば第６図に示すような素子横込を右ずる。
えば第６図に示すような素子横込を右ずる。
第６図において、Ｐ型のシリコン基板（３Ｉ）上に、ｎ
型の埋め込み層（３２）が形成され、両者の上にｎ型の
エピクー１−シャル層（３３）が積層される。この狸め
込み層（３２）からエビクキシャル層（３３）に亘って
形成されたｐ型の不純物領域（３４）と、これに連続し
て基体表面まで形成されたｐ型の取り出し領域（３５）
とで、ｊｉＫ型Ｐ ｎ Ｐ ｌ’ランジスク（３０）の
コレクタ領域が構成される。
型の埋め込み層（３２）が形成され、両者の上にｎ型の
エピクー１−シャル層（３３）が積層される。この狸め
込み層（３２）からエビクキシャル層（３３）に亘って
形成されたｐ型の不純物領域（３４）と、これに連続し
て基体表面まで形成されたｐ型の取り出し領域（３５）
とで、ｊｉＫ型Ｐ ｎ Ｐ ｌ’ランジスク（３０）の
コレクタ領域が構成される。
この取り出し領域（３５）に囲まれたエピタ；｝；シャ
ル層（３３ａ）上にｎ型の不純物拡散領域（３６）が形
成されてベース領域とされ、この不純物拡散領域（３Ｇ
）内に形成されるｐ型の不純物拡散領域（３７）がエミ
ッタ領域とされる。（３８）及び（３９）は電極列接用
の拡散領域であって、工ごツタ領域（３７）と共に、端
子（外部電極）Ｅ，Ｂ及びＣがそれぞれ導出される。な
お、図示は省略するが、エビタキシャル層（３３）の外
側にはｐ型のシリコン領域（３１）から払体表面まで連
続するｐ型の分離領域が設けられて、各素子間が分離さ
れる（特開昭５２−９８４８５号等参照）。
ル層（３３ａ）上にｎ型の不純物拡散領域（３６）が形
成されてベース領域とされ、この不純物拡散領域（３Ｇ
）内に形成されるｐ型の不純物拡散領域（３７）がエミ
ッタ領域とされる。（３８）及び（３９）は電極列接用
の拡散領域であって、工ごツタ領域（３７）と共に、端
子（外部電極）Ｅ，Ｂ及びＣがそれぞれ導出される。な
お、図示は省略するが、エビタキシャル層（３３）の外
側にはｐ型のシリコン領域（３１）から払体表面まで連
続するｐ型の分離領域が設けられて、各素子間が分離さ
れる（特開昭５２−９８４８５号等参照）。
ところが、第６図に示すような、従来の１１Ｋ型ｐｎｐ
トランジスタ（３０）では、コレクタ領域を構或するｐ
型の不鈍物領域（３４）及び取り出し領域（３５）と、
ｎ型のエビタードシャル層（３３）及びｎ型の理め込め
層（３２）との間に寄生ずる容量ｃＪは、コレクタ領域
（３４）， （３５）と埋め込み層（３２）の双方の不
糺物濃度が高いために、また、対向する面積が太きいた
めに、横型ＰｎＰ トランジスタに比べて格段に大きく
なってしまい、周波数特性を劣化させるという問題があ
った。
トランジスタ（３０）では、コレクタ領域を構或するｐ
型の不鈍物領域（３４）及び取り出し領域（３５）と、
ｎ型のエビタードシャル層（３３）及びｎ型の理め込め
層（３２）との間に寄生ずる容量ｃＪは、コレクタ領域
（３４）， （３５）と埋め込み層（３２）の双方の不
糺物濃度が高いために、また、対向する面積が太きいた
めに、横型ＰｎＰ トランジスタに比べて格段に大きく
なってしまい、周波数特性を劣化させるという問題があ
った。
例えば、第４図の増幅器では、負荷としてのｐｎｐｌ・
ランジスク（ｌ４）に対して、そのコレクタの′．会生
容量Ｃ，が並列に接続されることになるため、同図に示
ずような振幅Ｖのステソプ電圧が人力端子に供給された
場合、トランジスタ（１４）のコレクタ電流を■として
、出力信号の立上りには次の（１）式で示される時間Ｌ
，を要するという問題があった。
ランジスク（ｌ４）に対して、そのコレクタの′．会生
容量Ｃ，が並列に接続されることになるため、同図に示
ずような振幅Ｖのステソプ電圧が人力端子に供給された
場合、トランジスタ（１４）のコレクタ電流を■として
、出力信号の立上りには次の（１）式で示される時間Ｌ
，を要するという問題があった。
し、＝Ｃ，・Ｖ／Ｉ ・・・・（１）この場合、
雷流Ｉを大きくずることが考えられるが、そうすると１
・ランジスタのり・イズを大きくしなければならず、寄
生容星ＣＪも大きくなってしまい、立１ニリｌｌ）問１
，ｒの短縮は困雑であった。
雷流Ｉを大きくずることが考えられるが、そうすると１
・ランジスタのり・イズを大きくしなければならず、寄
生容星ＣＪも大きくなってしまい、立１ニリｌｌ）問１
，ｒの短縮は困雑であった。
また、第５図の差動増幅器では、ｐ ｎ ｐ Ｌランジ
スタ（２２）のコレクタの寄生容量Ｃ，が負荷抵抗器（
２３）に並列に接続されることになるため、抵抗器（２
３）の抵抗埴をＲ２３として、差動増幅器（２０）の利
得が３ｄＢ低下する周波数ｆ３が次の（２）式で示すよ
うに、寄生容量Ｃ、に制約されるという問題があった。
スタ（２２）のコレクタの寄生容量Ｃ，が負荷抵抗器（
２３）に並列に接続されることになるため、抵抗器（２
３）の抵抗埴をＲ２３として、差動増幅器（２０）の利
得が３ｄＢ低下する周波数ｆ３が次の（２）式で示すよ
うに、寄生容量Ｃ、に制約されるという問題があった。
ｒａ ＃ １／ （２ πＣｊ Ｈ Ｒｚｓ） ・−・
（２）この場合は、抵抗値を低減さ・已ることか考えら
れるが、所要の利得を維持するために、抵抗埴に反比例
して差動増幅器（２０）の電流を大きくしな６ノればな
らなくなり、第４図の場合と同様に、周波数帯域の拡大
は困難であった。
（２）この場合は、抵抗値を低減さ・已ることか考えら
れるが、所要の利得を維持するために、抵抗埴に反比例
して差動増幅器（２０）の電流を大きくしな６ノればな
らなくなり、第４図の場合と同様に、周波数帯域の拡大
は困難であった。
かかる点に鑑み、この発明の目的は、縦型ｐｎｐ！−ラ
ンジスタのコレクタの寄生容量の影響を除去して、周波
数特性を向上させることができる」′．導体回路装置を
提供するところにある。
ンジスタのコレクタの寄生容量の影響を除去して、周波
数特性を向上させることができる」′．導体回路装置を
提供するところにある。
〔課題を解決するための手段］
第１のこの発明は、ｐ型半導体で形成されたエミッタ層
（３７）の下部にｎ型半導体で形成されたベース層（３
６）と、このベース層の下部を取り囲んだｐ型半導体で
形成されたコレクタ領域（３４）から成る１１Ｋ型ｐｎ
ｐ１一ランジスタ（３０１ｉ）を含む半導体回路装置に
おいて、縦型Ｐｎｌ） Ｉ・ランジスタと他の素子とを
分離するために、コレクタ領域を取り囲んでｎ型半導体
で形成された埋め込み層（３２）に外部取り出し電極Ｑ
を設＆Ｊた半導体回路装置である。
（３７）の下部にｎ型半導体で形成されたベース層（３
６）と、このベース層の下部を取り囲んだｐ型半導体で
形成されたコレクタ領域（３４）から成る１１Ｋ型ｐｎ
ｐ１一ランジスタ（３０１ｉ）を含む半導体回路装置に
おいて、縦型Ｐｎｌ） Ｉ・ランジスタと他の素子とを
分離するために、コレクタ領域を取り囲んでｎ型半導体
で形成された埋め込み層（３２）に外部取り出し電極Ｑ
を設＆Ｊた半導体回路装置である。
第２のこの発明は、ｐ型半導体で形成したエミッタ層の
下部にｎ型半導体でベース層を形成し、このベース層の
下部を取り囲んでｐ型半導体でコレクク領域を形成して
成る縦型ｐｎｐ ｝ランジスタ、（１４Ｅ）のコレクタ
電極と緩衝増幅器（１３）， （１６）の出力端子を接
続すると共に、縦型ＰｎＰ ｝ランシスクのコレクタ領
域を取り囲んでｎ型半導体で形成された埋め込め層から
取り出した外部電極Ｑ ＋ ４と緩衝増幅器の人力端子
を接続した半導体回路装置である。
下部にｎ型半導体でベース層を形成し、このベース層の
下部を取り囲んでｐ型半導体でコレクク領域を形成して
成る縦型ｐｎｐ ｝ランジスタ、（１４Ｅ）のコレクタ
電極と緩衝増幅器（１３）， （１６）の出力端子を接
続すると共に、縦型ＰｎＰ ｝ランシスクのコレクタ領
域を取り囲んでｎ型半導体で形成された埋め込め層から
取り出した外部電極Ｑ ＋ ４と緩衝増幅器の人力端子
を接続した半導体回路装置である。
第３のこの発明は、ｐ型半導体で形成したエミッタ層の
下部にｎ型半導体でベース層を形成し、ごのベース層の
下部を取り囲んでｐ型半導体でコレクタ領域を形成して
威る縦型Ｐ ｎ Ｐ ｌ−ランジスタ（２２Ｂ）のコレ
クタ電極に負荷抵抗器（２３）を接続すると共に、縦型
ｐｎｐ Ｆランジスタのコレクタ？域を取り囲んでｎ型
半導体で形成された埋め込み層から取り出した外部電極
Ｑ２■に緩衝増幅器（２６）， （２８）を介してコレ
クク電極の出力を供給した半導体回路装置である。
下部にｎ型半導体でベース層を形成し、ごのベース層の
下部を取り囲んでｐ型半導体でコレクタ領域を形成して
威る縦型Ｐ ｎ Ｐ ｌ−ランジスタ（２２Ｂ）のコレ
クタ電極に負荷抵抗器（２３）を接続すると共に、縦型
ｐｎｐ Ｆランジスタのコレクタ？域を取り囲んでｎ型
半導体で形成された埋め込み層から取り出した外部電極
Ｑ２■に緩衝増幅器（２６）， （２８）を介してコレ
クク電極の出力を供給した半導体回路装置である。
〔作用］
この発明によれば、縦型ｐｎｐトランジスタのコレクタ
の寄生容量の影響が除去されて、半導体回路装置の周波
数特性が向上する。
の寄生容量の影響が除去されて、半導体回路装置の周波
数特性が向上する。
以下、第１図を参照しながら、この発明による半導体回
路装置の一実施例について説明する。
路装置の一実施例について説明する。
この発明の一実施例の構威を第１図に示す。この第１図
において、前出第６図に対応ずる部分には同一の符号を
付して重複説明を省略する。
において、前出第６図に対応ずる部分には同一の符号を
付して重複説明を省略する。
第１図において、（３０Ｅ）は縦型ｐｎ Ｐ Ｉ・ラン
ジスクを全体として示し、ｎ型の埋め込み層（３２）か
コレクタ領域（３４）に対して横方向に拡張された拡張
領域（３２ｅ）を有する。この拡張領域（３２ｅ）士に
プラグイン層と通称される低抵抗のｎ型の取り出し領域
（４１）が基体表面まで形成され、ｎ型の拡散領域（４
２）を介して、外部取り出し電極（端子）Ｑが導出され
る。
ジスクを全体として示し、ｎ型の埋め込み層（３２）か
コレクタ領域（３４）に対して横方向に拡張された拡張
領域（３２ｅ）を有する。この拡張領域（３２ｅ）士に
プラグイン層と通称される低抵抗のｎ型の取り出し領域
（４１）が基体表面まで形成され、ｎ型の拡散領域（４
２）を介して、外部取り出し電極（端子）Ｑが導出され
る。
（３１ｓ）は前述した分離領域であって、素子間のｎ型
のエビタキシャル層（３３）を分割するように形成され
る。その余の構成は前出第６図と同様である。
のエビタキシャル層（３３）を分割するように形成され
る。その余の構成は前出第６図と同様である。
第１図の実施例では、コレクタ領域（３４〉の寄生容量
ｃ ＝ ＋がコレクタ端子Ｃと第４の端子Ｑの間に接続
されると共に、端子Ｑと基板（３ｌ）の間に、この基板
（３ｌ）と埋め込み層（３２）との接合容ｉｔ ｃ ．
＋ ２が接続されることになる。
ｃ ＝ ＋がコレクタ端子Ｃと第４の端子Ｑの間に接続
されると共に、端子Ｑと基板（３ｌ）の間に、この基板
（３ｌ）と埋め込み層（３２）との接合容ｉｔ ｃ ．
＋ ２が接続されることになる。
そこで、コレクタ端子Ｃと第４の端子Ｑを同一位相、等
振幅の信号電圧で駆動すれば、寄生容量Ｃ１に信号電流
が流れないので、Ｃ，が開放されたと等価になって、そ
の影響が除去される。
振幅の信号電圧で駆動すれば、寄生容量Ｃ１に信号電流
が流れないので、Ｃ，が開放されたと等価になって、そ
の影響が除去される。
この場合、端子Ｑの駆動源のインピーダンスを低くずる
ことにより、接合容ｉｔ ｃ ； ２の存在を無視する
ことができる。
ことにより、接合容ｉｔ ｃ ； ２の存在を無視する
ことができる。
次に、第２図を参照しながら、この発明による半導体回
路装置の他の実施例について説明する。
路装置の他の実施例について説明する。
この発明の他の実施例の構成を第２図に示す。
この第２図において、前出第４図に対応ずる部分には同
一の符号を付して重複説明を省略する。
一の符号を付して重複説明を省略する。
第２図において、ｎｐｎ トランジスタ（１１）の工ご
ツタと定電流源（１２）のとの間にダイオード（１６）
が順方向に介挿され、このダイオード（１６）のアノー
ドとｐ ｎ ｐ トランジスタ（１４１ｉ）の第４の醋
；子Ｑ ＋ ４とが接続されろと共に、ダイオード（１
６）のカソードとＰ ｎ Ｐ ｌ−ランジスク（１３）
のベースとが接続される。その余の構或は前出第４図と
同様である。
ツタと定電流源（１２）のとの間にダイオード（１６）
が順方向に介挿され、このダイオード（１６）のアノー
ドとｐ ｎ ｐ トランジスタ（１４１ｉ）の第４の醋
；子Ｑ ＋ ４とが接続されろと共に、ダイオード（１
６）のカソードとＰ ｎ Ｐ ｌ−ランジスク（１３）
のベースとが接続される。その余の構或は前出第４図と
同様である。
第２図の実施例では、エミッタホロヮ構成のｎｐｎ｝ラ
ンジスタ（１１）により、端子Ｑ ＋ ４が低インピー
ダンスで駆動されるため、接合容量Ｃ、２の存在は、そ
の容量値にもよるが、例えばｌ Ｇ Ｈｚのような高周
波領域に至るまでも無視することができる。
ンジスタ（１１）により、端子Ｑ ＋ ４が低インピー
ダンスで駆動されるため、接合容量Ｃ、２の存在は、そ
の容量値にもよるが、例えばｌ Ｇ Ｈｚのような高周
波領域に至るまでも無視することができる。
また、定電流源（１２）に比べて、ダイオード（１６）
の内部抵抗がきわめて小さいため、ダイオード１１ （１６）のアノード及びカソードの信号が等振幅となり
、従って、ダイオード（１６）のカソードの信号が供給
される、コレクタ接地のｐｎｐ トランジスタ（ｌ３）
の工ξツタの信号がダイオード（１６）のアノードの信
号と同位相等振幅となる。即ち、ダイオード（１６）と
トランジスタ（１３）とは利得が（１）の非反転緩衝増
幅器として機能し、ｐ ｎ ｐ トランジスタ（１４Ｅ
）のコレクタ端子Ｃと第４の端子Ｑ．とが同位相等振幅
で駆動される。
の内部抵抗がきわめて小さいため、ダイオード１１ （１６）のアノード及びカソードの信号が等振幅となり
、従って、ダイオード（１６）のカソードの信号が供給
される、コレクタ接地のｐｎｐ トランジスタ（ｌ３）
の工ξツタの信号がダイオード（１６）のアノードの信
号と同位相等振幅となる。即ち、ダイオード（１６）と
トランジスタ（１３）とは利得が（１）の非反転緩衝増
幅器として機能し、ｐ ｎ ｐ トランジスタ（１４Ｅ
）のコレクタ端子Ｃと第４の端子Ｑ．とが同位相等振幅
で駆動される。
これにより、寄生容量Ｃ４１の影響が除去されて、ステ
ップ電圧が入力された場合、出力電圧の立上り時間を格
段に短縮することができる。
ップ電圧が入力された場合、出力電圧の立上り時間を格
段に短縮することができる。
次に、第３図を参照しながら、この発明による半導体回
路装置の更に他の実施例について説明する。
路装置の更に他の実施例について説明する。
この発明の更に他の実施例の構威を第３図に示す。この
第３図において、前出第５図に対応する部分には同一の
符号を付して重複説明を省略する。
第３図において、前出第５図に対応する部分には同一の
符号を付して重複説明を省略する。
第３図において、ｐｎｐ｝ランジスク（２６）のエミッ
タと定電流源（２７）との問にダイオード（２８）がｌ
２ ？方向に介挿され、このダイオード（２８）のアノード
とｐｎｐ｝ランジスタ（２２１Ｅ）の第４の端子Ｑ ２
４とが接続される。その余の構成は前出第５図と同様で
ある。
タと定電流源（２７）との問にダイオード（２８）がｌ
２ ？方向に介挿され、このダイオード（２８）のアノード
とｐｎｐ｝ランジスタ（２２１Ｅ）の第４の端子Ｑ ２
４とが接続される。その余の構成は前出第５図と同様で
ある。
第３図の実施例では、ダイオード（２８）を介して゛、
工旦ツタホロワ構或のｐｎｐトランジスタ（２６）によ
り、端子Ｑ２■が低インピーダンスで駆動されるため、
第２図の実施例と同様に、接合容量Ｃ ｊ ２の存在を
無視することができる。
工旦ツタホロワ構或のｐｎｐトランジスタ（２６）によ
り、端子Ｑ２■が低インピーダンスで駆動されるため、
第２図の実施例と同様に、接合容量Ｃ ｊ ２の存在を
無視することができる。
また、定電流源（２７）に比べて、ダイオード（２８）
の内部抵抗がきわめて小さいため、ダイオード（２８）
のアノード及びカソードの信号が等振幅となり、従って
、ダイオード（２８）のカソードに工くツタが接続され
る、コレクタ接地のｐｎｐ トランジスタ（２６）のベ
ースの信号がダイオード（２８）のアノード信号と同位
相等振幅となる。即ち、ｊ’ｎＰ ｝ランジスタ（２２
Ｂ）のコレクタ端子Ｃと第４の端子Ｑ２■とが同位相等
振幅で駆動される。
の内部抵抗がきわめて小さいため、ダイオード（２８）
のアノード及びカソードの信号が等振幅となり、従って
、ダイオード（２８）のカソードに工くツタが接続され
る、コレクタ接地のｐｎｐ トランジスタ（２６）のベ
ースの信号がダイオード（２８）のアノード信号と同位
相等振幅となる。即ち、ｊ’ｎＰ ｝ランジスタ（２２
Ｂ）のコレクタ端子Ｃと第４の端子Ｑ２■とが同位相等
振幅で駆動される。
これにより、第２図の実施例と同様に、寄生容量Ｃ１の
影響が除去されて、差動増幅器の周波数帯域を格段に拡
大することができる。
影響が除去されて、差動増幅器の周波数帯域を格段に拡
大することができる。
以上、この発明の縦型ｐ ｎ ｐ トランジスタを増幅
器に適用した実施例について説明したが、上述の実施例
に限らず、アクティブフィルタ，サンプルホールド回路
，マルチハイブレークなどのように、高速動作が要望さ
れる各種の回路に適用することができる。
器に適用した実施例について説明したが、上述の実施例
に限らず、アクティブフィルタ，サンプルホールド回路
，マルチハイブレークなどのように、高速動作が要望さ
れる各種の回路に適用することができる。
（発明の効果〕
以上詳述のように、この発明によれば、縦型Ｐｎｐ｝ラ
ンジスタのコレクタ領域を取り囲んで形成されたｎ型半
導体の理め込み層から外部電極を取り出し、この外部電
極とコレクク電極とを同位相で駆動するようにしたので
、縦型ｐｎｐ ｝ランジスタのコレクタのＮ ｉｋ ’
８ ｆｆｌの影響が除去され、周波数特性が向上した半
導体回路装置が得られる。
ンジスタのコレクタ領域を取り囲んで形成されたｎ型半
導体の理め込み層から外部電極を取り出し、この外部電
極とコレクク電極とを同位相で駆動するようにしたので
、縦型ｐｎｐ ｝ランジスタのコレクタのＮ ｉｋ ’
８ ｆｆｌの影響が除去され、周波数特性が向上した半
導体回路装置が得られる。
れぞれこの発明の他の実施例の構威を示す結線図、第４
図及び第５図はそれぞれ従来の半導体回路装置の構或例
を示す結線図、第６図は他の従来例の構成を示す断面図
である。
図及び第５図はそれぞれ従来の半導体回路装置の構或例
を示す結線図、第６図は他の従来例の構成を示す断面図
である。
（１４Ｅ） ， （２２Ｅ） ， （３０Ｅ）は縦型Ｐ
ｎ Ｐ ｌ’ランジスタ、（３２）は埋め込み層、（
３４）はコレクク領域、Ｃ１は寄生容量、Ｑ，Ｑ．．，
Ｑ２２は外部取り出し電極である。
ｎ Ｐ ｌ’ランジスタ、（３２）は埋め込み層、（
３４）はコレクク領域、Ｃ１は寄生容量、Ｑ，Ｑ．．，
Ｑ２２は外部取り出し電極である。
Claims (1)
- 【特許請求の範囲】 １、ｐ型半導体で形成されたエミッタ層の下部にｎ型半
導体で形成されたベース層と、このベース層の下部を取
り囲んだｐ型半導体で形成されたコレクタ領域から成る
縦型ｐｎｐトランジスタを含む半導体回路装置において
、 上記縦型ｐｎｐトランジスタと他の素子とを分離するた
めに、上記コレクタ領域を取り囲んでｎ型半導体で形成
された埋め込み層に外部取り出し電極を設けたことを特
徴とする半導体回路装置。 ２、ｐ型半導体で形成したエミッタ層の下部にｎ型半導
体でベース層を形成し、このベース層の下部を取り囲ん
でｐ型半導体でコレクタ領域を形成して成る縦型ｐｎｐ
トランジスタのコレクタ電極と緩衝増幅器の出力端子を
接続すると共に、 上記縦型ｐｎｐトランジスタの上記コレクタ領域を取り
囲んでｎ型半導体で形成された埋め込み層から取り出し
た外部電極と上記緩衝増幅器の入力端子を接続したこと
を特徴する半導体回路装置。 ３、ｐ型半導体で形成したエミッタ層の下部にｎ型半導
体でベース層を形成し、このベース層の下部を取り囲ん
でｐ型半導体でコレクタ領域を形成して成る縦型ｐｎｐ
トランジスタのコレクタ電極に負荷抵抗器を接続すると
共に、 上記縦型ｐｎｐトランジスタの上記コレクタ領域を取り
囲んでｎ型半導体で形成された理め込み層から取り出し
た外部電極に緩衝増幅器を介して上記コレクタ電極の出
力を供給したことを特徴する半導体回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161892A JP3038723B2 (ja) | 1989-06-23 | 1989-06-23 | 半導体回路装置 |
| KR1019900009261A KR0184520B1 (ko) | 1989-06-23 | 1990-06-22 | 반도체 회로 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161892A JP3038723B2 (ja) | 1989-06-23 | 1989-06-23 | 半導体回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0327567A true JPH0327567A (ja) | 1991-02-05 |
| JP3038723B2 JP3038723B2 (ja) | 2000-05-08 |
Family
ID=15743989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1161892A Expired - Fee Related JP3038723B2 (ja) | 1989-06-23 | 1989-06-23 | 半導体回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3038723B2 (ja) |
| KR (1) | KR0184520B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536823A (ja) * | 1991-08-01 | 1993-02-12 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1989
- 1989-06-23 JP JP1161892A patent/JP3038723B2/ja not_active Expired - Fee Related
-
1990
- 1990-06-22 KR KR1019900009261A patent/KR0184520B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536823A (ja) * | 1991-08-01 | 1993-02-12 | Mitsubishi Electric Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910002003A (ko) | 1991-01-31 |
| KR0184520B1 (ko) | 1999-03-20 |
| JP3038723B2 (ja) | 2000-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| US3953875A (en) | Capacitor structure and circuit facilitating increased frequency stability of integrated circuits | |
| CN1199350C (zh) | 过电压保护 | |
| KR0177928B1 (ko) | 광대역 증폭회로 | |
| US5773873A (en) | Semiconductor device having multi-emitter structure | |
| CN111756337B (zh) | 级联放大器偏置 | |
| US5515007A (en) | Triple buffered amplifier output stage | |
| JPH0327567A (ja) | 半導体回路装置 | |
| KR890003415B1 (ko) | 반도체 집적회로 | |
| JPS62229967A (ja) | Ｎｐｎトランジスタ−の固有降伏電圧より大きい降伏電圧を有するｎｐｎ等価構造 | |
| KR100203965B1 (ko) | 반도체 집적회로 | |
| JPS6229158A (ja) | 電圧クランプ回路を含む集積回路装置 | |
| JPS604612B2 (ja) | 差動増幅器 | |
| US3725754A (en) | Transistor circuit of compound connection | |
| EP0409571B1 (en) | Integrated constant current circuit with a BJT and a JFET | |
| KR100857054B1 (ko) | 모놀리식 마이크로파 집적 회로용 보조 회로 | |
| US20060033577A1 (en) | Amplifier circuit | |
| US5401995A (en) | Circuit with diode-protected emitter resistors | |
| JPH0526769Y2 (ja) | ||
| JPH0691384B2 (ja) | 半導体集積回路装置 | |
| US7466206B2 (en) | Amplifier circuit | |
| JPH03746Y2 (ja) | ||
| JP4214879B2 (ja) | 定電流回路 | |
| JPS60136249A (ja) | 半導体装置 | |
| JPS58159366A (ja) | カレントミラ−回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |