JPS58159366A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS58159366A JPS58159366A JP57043149A JP4314982A JPS58159366A JP S58159366 A JPS58159366 A JP S58159366A JP 57043149 A JP57043149 A JP 57043149A JP 4314982 A JP4314982 A JP 4314982A JP S58159366 A JPS58159366 A JP S58159366A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current mirror
- resistor
- island region
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はカレントミラー回路、特に周［６％性の改善さ
れた、拡散抵抗を含みバイポーラ型へｒｈトランジスタ
からなるカレントミラー回路に関する０ 半導体集積回路においては、回路の抵抗として拡散抵抗
を用いることが一般的である。この拡散抵抗は、例えは
Ｐ型シリコン基板にｈｔ１１ｏ＆領域を設け、その中に
所定の形状のＰ重拡散領域を形成しく普通トランジスタ
のベース拡散と同時に行われる）取出し電極を設けるこ
とからできている。
れた、拡散抵抗を含みバイポーラ型へｒｈトランジスタ
からなるカレントミラー回路に関する０ 半導体集積回路においては、回路の抵抗として拡散抵抗
を用いることが一般的である。この拡散抵抗は、例えは
Ｐ型シリコン基板にｈｔ１１ｏ＆領域を設け、その中に
所定の形状のＰ重拡散領域を形成しく普通トランジスタ
のベース拡散と同時に行われる）取出し電極を設けるこ
とからできている。
そしてこの場合重要な仁ととして、回路の動作中に抵抗
を流れる電流による電圧降下によシ、Ｐ重拡散領域とへ
型島領域とによシ形成されるＰＮ接合が順バイアス状態
になるのを防ぐため、一般に拡散抵抗の最高電位点とｈ
型島領域の電位が等しくなるように接続されることがよ
く行われる。
を流れる電流による電圧降下によシ、Ｐ重拡散領域とへ
型島領域とによシ形成されるＰＮ接合が順バイアス状態
になるのを防ぐため、一般に拡散抵抗の最高電位点とｈ
型島領域の電位が等しくなるように接続されることがよ
く行われる。
このような拡散抵抗を含むカレントミラー回路において
は、高埼波になると、Ｎ型島領域とＰ型７リコン基板間
のＰＮ接合によ多形成される接金谷倉が拡散抵抗に寄生
することになり周波数特性が悪くなるという問題がある
。例えに広帯域特性のきびしい演算増幅器などにおいて
、前記拡散抵抗を含むカレントミラー回路がアクティブ
負荷として使われ九場合十分な燭波数特性が得られない
場合がめる。
は、高埼波になると、Ｎ型島領域とＰ型７リコン基板間
のＰＮ接合によ多形成される接金谷倉が拡散抵抗に寄生
することになり周波数特性が悪くなるという問題がある
。例えに広帯域特性のきびしい演算増幅器などにおいて
、前記拡散抵抗を含むカレントミラー回路がアクティブ
負荷として使われ九場合十分な燭波数特性が得られない
場合がめる。
第１図はかかる従来例の演算増幅器の一部を示す（ロ）
略図である。）’Ｎ）’）？ンジスタＱｗ 、Ｑａは差
動増幅回路′ｆｒＩＩｌ＃成し、それぞれのベースは演
算増幅器の負極入力端子ｌ、正極人力湖子２ｔ−形成し
ている。そしてカレントミラー回路５がそのアクティブ
負荷として挿入され、ＮＰＮ）ランジスタｑと抵抗＾に
よるエミッタホロワ回路によシ後段の出力回路へと専か
れている。カレントミラー回路５はＮ）’Ｎ）ランジス
タＱｔ −Ｑｔ と抵抗島。
略図である。）’Ｎ）’）？ンジスタＱｗ 、Ｑａは差
動増幅回路′ｆｒＩＩｌ＃成し、それぞれのベースは演
算増幅器の負極入力端子ｌ、正極人力湖子２ｔ−形成し
ている。そしてカレントミラー回路５がそのアクティブ
負荷として挿入され、ＮＰＮ）ランジスタｑと抵抗＾に
よるエミッタホロワ回路によシ後段の出力回路へと専か
れている。カレントミラー回路５はＮ）’Ｎ）ランジス
タＱｔ −Ｑｔ と抵抗島。
Ｒ１による回路と、Ｑ＋ ＋ Ｑｔのベース駆動用のＮ
Ｐへトランジスタｑと抵抗島ｔから構成されている。
Ｐへトランジスタｑと抵抗島ｔから構成されている。
ここで抵抗Ｒ１〜Ｒ４は同一島領域４に形成された拡散
抵抗からな９、特に高抵抗（例えｔｆ５０にΩ）を必要
とするＲ、 、 Ｒ４はピンチ抵抗ｆ？ｌｌえばＰ型拡
散抵抗領域の一部分（その近傍のＪｌｉｌ＋領域を含め
て）、にへ型拡散領域を設けＰ型拡散抵抗層を薄くした
もの、）を用いている。そしてこのピンチ抵抗用のＮ型
拡散領域とともにｈ型島領域４を、これら抵抗Ｒ８〜Ｒ
４の最高電位点であるＡ点、すなわち抵抗島と’Ｊ１．
Ｑｔのベースならびに蟻のエミッタとの共通接続点に接
続されている。その結果、この回路では第１図に示すよ
うにＡ点と微細点間が寄生各音ＣＭとして寄生すること
になる。
抵抗からな９、特に高抵抗（例えｔｆ５０にΩ）を必要
とするＲ、 、 Ｒ４はピンチ抵抗ｆ？ｌｌえばＰ型拡
散抵抗領域の一部分（その近傍のＪｌｉｌ＋領域を含め
て）、にへ型拡散領域を設けＰ型拡散抵抗層を薄くした
もの、）を用いている。そしてこのピンチ抵抗用のＮ型
拡散領域とともにｈ型島領域４を、これら抵抗Ｒ８〜Ｒ
４の最高電位点であるＡ点、すなわち抵抗島と’Ｊ１．
Ｑｔのベースならびに蟻のエミッタとの共通接続点に接
続されている。その結果、この回路では第１図に示すよ
うにＡ点と微細点間が寄生各音ＣＭとして寄生すること
になる。
ところでＡ点の電位は、抵抗島による電位降下分（例え
ば、抵抗島を２にΩ、電流をＱ、１ｍＡとして、０．２
Ｖ）とＱｌのベース・エンツタ間順電圧約０．７■の和
として約０．９■という低い値である。従って接合容蓄
は大となり大きな寄生容量ＣＭが生じる０史にＰ型基板
として不純物濃度の高い埋込層−Ｆに抵抗島領域が形成
されることも多く、この場合にはより寄生容ＪＩＣＭが
大になる。
ば、抵抗島を２にΩ、電流をＱ、１ｍＡとして、０．２
Ｖ）とＱｌのベース・エンツタ間順電圧約０．７■の和
として約０．９■という低い値である。従って接合容蓄
は大となり大きな寄生容量ＣＭが生じる０史にＰ型基板
として不純物濃度の高い埋込層−Ｆに抵抗島領域が形成
されることも多く、この場合にはより寄生容ＪＩＣＭが
大になる。
このような、寄生容量ＣＭが付加されたカレントミラー
回路を第１図に示すように、演算項＠撥の入力段のアク
ティブ負荷として用いた場合には、ミラーボール付近に
おける位相遅れを助長し胸波数特性を悪化させるととも
に、演算増幅器を帰途回路として用い九場合自己発振を
起しやすくするなど回路の安定性が悪くなるという欠点
を有している。
回路を第１図に示すように、演算項＠撥の入力段のアク
ティブ負荷として用いた場合には、ミラーボール付近に
おける位相遅れを助長し胸波数特性を悪化させるととも
に、演算増幅器を帰途回路として用い九場合自己発振を
起しやすくするなど回路の安定性が悪くなるという欠点
を有している。
本発明の目的は、上述のかかる欠点が除去され、優れ九
周波数特性を有するところの、拡散抵抗を含むカレン）
１ラ一回路を提供することにある。
周波数特性を有するところの、拡散抵抗を含むカレン）
１ラ一回路を提供することにある。
本発明のカレントミラー回路は、拡散抵抗を含みＮｌ’
Ｎ型バイデバイポーラトランジスタるカレントミラー回
路において、前記拡散抵抗の形成された島領域のバイア
ス接続点が前記カレン）＜２−回路以外の点に設けられ
ていることからなっている。
Ｎ型バイデバイポーラトランジスタるカレントミラー回
路において、前記拡散抵抗の形成された島領域のバイア
ス接続点が前記カレン）＜２−回路以外の点に設けられ
ていることからなっている。
以下本発明について図面を参照して絆細に説明する。
＃！２図線本発明を適用した演算増幅器の一部を示す＃
！ｌの実施例の回路図である。この実施例は上述の第１
図に示した従来例の回路に本発Ｆ！Ａを適用した本ので
あって、島領域４のバイアス接続点を除いては従来例と
同じであシ参照記号も等しくしである。すなわちｌ’Ｎ
）’）ランジスタＱｓ −Ｑ・は差動増幅回路を構成し
、それぞれのベース祉演算増ｒｆ＃Ａ益の負極入力端子
ｌ、正極入カー子２を形成し、エミッタは共通接続され
て定電流電源３により定ｔａが供給されるようになって
いる。そしてカレントミラー回路５がそのアクティブ負
荷として挿入され、Ｎ）’Ｎトランジスタｑと抵抗凡。
！ｌの実施例の回路図である。この実施例は上述の第１
図に示した従来例の回路に本発Ｆ！Ａを適用した本ので
あって、島領域４のバイアス接続点を除いては従来例と
同じであシ参照記号も等しくしである。すなわちｌ’Ｎ
）’）ランジスタＱｓ −Ｑ・は差動増幅回路を構成し
、それぞれのベース祉演算増ｒｆ＃Ａ益の負極入力端子
ｌ、正極入カー子２を形成し、エミッタは共通接続され
て定電流電源３により定ｔａが供給されるようになって
いる。そしてカレントミラー回路５がそのアクティブ負
荷として挿入され、Ｎ）’Ｎトランジスタｑと抵抗凡。
によるエミッタホロワ回路により彼段の出力回路へと導
かれている。（出力回路は図示していない）０カレント
ミラー（ロ）路５はＮ）’Ｎ）ランジスタＱ、、Ｑ雪と
抵抗Ｒ，、Ｒ，による回路と、Ｑｔ、Ｑｔのベース駆動
用のＮ）’Ｎ）ランジスタもと抵抗島とから構成されて
いる。ここで抵抗ｋＬ１〜Ｒ４は同一島領域４に形成さ
れた拡散抵抗からなり、特に高抵抗のｋＬｔ 、 ）ｔ
ａ Ｆｉピンチ抵抗からなっている。
かれている。（出力回路は図示していない）０カレント
ミラー（ロ）路５はＮ）’Ｎ）ランジスタＱ、、Ｑ雪と
抵抗Ｒ，、Ｒ，による回路と、Ｑｔ、Ｑｔのベース駆動
用のＮ）’Ｎ）ランジスタもと抵抗島とから構成されて
いる。ここで抵抗ｋＬ１〜Ｒ４は同一島領域４に形成さ
れた拡散抵抗からなり、特に高抵抗のｋＬｔ 、 ）ｔ
ａ Ｆｉピンチ抵抗からなっている。
そしてＶｃｃ 端子から抵抗′Ｉ４４を介してダイオー
ドハ、Ｄ、が直列に接続されて接地され、抵抗島とダイ
オードＤ１の７ノードの接続点であるに点に、島領域４
のバイアス接続点が接続されることでこの実施例の回路
はできている。
ドハ、Ｄ、が直列に接続されて接地され、抵抗島とダイ
オードＤ１の７ノードの接続点であるに点に、島領域４
のバイアス接続点が接続されることでこの実施例の回路
はできている。
従って、この実施例の回路においては、島領域４による
寄生容量Ｃ′Ｍは、第２図に示すように島領域４のバイ
アス用として新たに挿入され九ダイオードＤ、 、 Ｄ
、の両端に付加されることになる。
寄生容量Ｃ′Ｍは、第２図に示すように島領域４のバイ
アス用として新たに挿入され九ダイオードＤ、 、 Ｄ
、の両端に付加されることになる。
そしてこのターイオードＤＩ、 Ｄ、は、抵抗Ｒ１〜に
４が直接接続されている回路とは、切離なされた全態別
の点に設けられているので、本来の信号がこの寄生容量
しＭをとおることが無い。その結果この実施例の回路は
従来例よりもミラーボールの影響を小さくで書、優れた
周波数特性を有している。
４が直接接続されている回路とは、切離なされた全態別
の点に設けられているので、本来の信号がこの寄生容量
しＭをとおることが無い。その結果この実施例の回路は
従来例よりもミラーボールの影響を小さくで書、優れた
周波数特性を有している。
第３図は本発明の第２の実施例を示す回路図である。こ
の実施例の回路は第２因に示し次第１の実施例の回路に
おいて、トランジスタＱｓ 、 Ｑ４の回路を省いて簡
単化されたものである。拡散抵抗はＲ，、）ｔ、の２個
でその島領域４′・は、カレントミラー回路５′とは別
に設けられたダイオードｌ、／と抵抗りからなるバイア
スの回路ＯＡ″点に接続されている。すなわちこの場合
には第１の実施例の回路で必要としたバイアス用のダイ
オードＤ、 、 Ｄ、が、１個のダイオード居のみで十
分なバイアスが得られている。ＣＭ“は寄生容量で、優
れた周ｇＬａ％性を有することは第ｌの実施例と同様で
ある。
の実施例の回路は第２因に示し次第１の実施例の回路に
おいて、トランジスタＱｓ 、 Ｑ４の回路を省いて簡
単化されたものである。拡散抵抗はＲ，、）ｔ、の２個
でその島領域４′・は、カレントミラー回路５′とは別
に設けられたダイオードｌ、／と抵抗りからなるバイア
スの回路ＯＡ″点に接続されている。すなわちこの場合
には第１の実施例の回路で必要としたバイアス用のダイ
オードＤ、 、 Ｄ、が、１個のダイオード居のみで十
分なバイアスが得られている。ＣＭ“は寄生容量で、優
れた周ｇＬａ％性を有することは第ｌの実施例と同様で
ある。
以上の説明においては、ミラーボールの発生な力段のア
クティブ負荷として用いられるカレントミラー回路を主
として取り上げてきたが、本発明の趣旨は何もこれらの
実施例に限定されるわけでは無い○又、拡散抵抗の形成
されている島領域のバイアス接続点を、それら拡散抵抗
が直接接続されている部分回路以外の点に接続されてお
れは良く、上述の実施例のように新たに設けても良いし
、あるいは問題となる部分回路以外の点で適切なバイア
ス電圧が与えられる点があれはそれでも良い。
クティブ負荷として用いられるカレントミラー回路を主
として取り上げてきたが、本発明の趣旨は何もこれらの
実施例に限定されるわけでは無い○又、拡散抵抗の形成
されている島領域のバイアス接続点を、それら拡散抵抗
が直接接続されている部分回路以外の点に接続されてお
れは良く、上述の実施例のように新たに設けても良いし
、あるいは問題となる部分回路以外の点で適切なバイア
ス電圧が与えられる点があれはそれでも良い。
以上詳細に説明したとおり、本発明のカレントミラー回
路は、回路の周波数特性に影響を及ばず拡散抵抗の形成
された島領域のバイアス接続点を、それら拡散抵抗が直
接に接続され九回路以外の点に設けることにより、その
島領域によ多形成される寄生容量の影響を無くすること
ができるので、優れた周波数特性が得られるという効果
を有している。
路は、回路の周波数特性に影響を及ばず拡散抵抗の形成
された島領域のバイアス接続点を、それら拡散抵抗が直
接に接続され九回路以外の点に設けることにより、その
島領域によ多形成される寄生容量の影響を無くすること
ができるので、優れた周波数特性が得られるという効果
を有している。
第１図は従来例の演算増幅器の一部を示す回路図、第２
図及び第３図はそれぞれ本発明を適用した演算増幅器の
一部を示す第１及び第２の実施例の回路図である。 １・・・・・・負極入力端子、２・・・・・・正極入力
端子、３・・・・・・定電流源、４．４′・・・・・・
高領域、５．５′・・団・カレントミラー回路％ＱＩ〜
Ｑ４・・・・・小）”Ｎ）ランジスタ、Ｑ、＋ Ｑｓ
・・・・・・ｌ’Ｎ）’）ランジスタ、ｋ、−Ｈ。 、馬・・・・・・抵抗、ＣＭ 、 ＣＭ’ 、 ＣＭ“
・・印・寄生容量、Ｄ。 、Ｄ、’、ｌ）２ ・・・・・・ダイオード、Ｖｃｃ
・・・・・・電源。 ２７
図及び第３図はそれぞれ本発明を適用した演算増幅器の
一部を示す第１及び第２の実施例の回路図である。 １・・・・・・負極入力端子、２・・・・・・正極入力
端子、３・・・・・・定電流源、４．４′・・・・・・
高領域、５．５′・・団・カレントミラー回路％ＱＩ〜
Ｑ４・・・・・小）”Ｎ）ランジスタ、Ｑ、＋ Ｑｓ
・・・・・・ｌ’Ｎ）’）ランジスタ、ｋ、−Ｈ。 、馬・・・・・・抵抗、ＣＭ 、 ＣＭ’ 、 ＣＭ“
・・印・寄生容量、Ｄ。 、Ｄ、’、ｌ）２ ・・・・・・ダイオード、Ｖｃｃ
・・・・・・電源。 ２７
Claims (1)
- 拡散抵抗を含みバイポーラ！［１）’Ｎトランジスタか
らなるカレントきラー回路において、前記拡散抵抗の形
成された島領域のバイアス嵌続点が前記カレントミラー
回路以外の点に設けられていることを特許とするカレン
トミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57043149A JPS58159366A (ja) | 1982-03-18 | 1982-03-18 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57043149A JPS58159366A (ja) | 1982-03-18 | 1982-03-18 | カレントミラ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58159366A true JPS58159366A (ja) | 1983-09-21 |
Family
ID=12655778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57043149A Pending JPS58159366A (ja) | 1982-03-18 | 1982-03-18 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159366A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61199653A (ja) * | 1985-03-01 | 1986-09-04 | Toshiba Corp | 増幅器 |
| JPS6240813A (ja) * | 1985-08-12 | 1987-02-21 | モトロ−ラ・インコ−ポレ−テツド | モノリシック集積化差動入力減衰回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5565453A (en) * | 1978-11-10 | 1980-05-16 | Nec Corp | Semiconductor device |
-
1982
- 1982-03-18 JP JP57043149A patent/JPS58159366A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5565453A (en) * | 1978-11-10 | 1980-05-16 | Nec Corp | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61199653A (ja) * | 1985-03-01 | 1986-09-04 | Toshiba Corp | 増幅器 |
| JPS6240813A (ja) * | 1985-08-12 | 1987-02-21 | モトロ−ラ・インコ−ポレ−テツド | モノリシック集積化差動入力減衰回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| JPS5838965B2 (ja) | ゾウフクカイロ | |
| US6483683B1 (en) | Overvoltage protection | |
| US4013973A (en) | Amplifier arrangement | |
| KR0177928B1 (ko) | 광대역 증폭회로 | |
| US4051443A (en) | Differential amplifier | |
| JPS58159366A (ja) | カレントミラ−回路 | |
| JPH0521344B2 (ja) | ||
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| US4994694A (en) | Complementary composite PNP transistor | |
| US4179650A (en) | Variable impedance circuits | |
| JPH07170134A (ja) | 増幅器回路 | |
| JPS6259487B2 (ja) | ||
| JPS6221310A (ja) | 電流定倍回路 | |
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JP2633831B2 (ja) | バイポーラ型半導体集積回路 | |
| JPH0646370B2 (ja) | 定電流回路 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPH03196565A (ja) | 入出力保護装置 | |
| JPS639410B2 (ja) | ||
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPS61150229A (ja) | 集積回路 | |
| JPS63178611A (ja) | 利得制御回路 | |
| JPS6160603B2 (ja) | ||
| JPS624884B2 (ja) |