JPH0536823A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0536823A JPH0536823A JP19303591A JP19303591A JPH0536823A JP H0536823 A JPH0536823 A JP H0536823A JP 19303591 A JP19303591 A JP 19303591A JP 19303591 A JP19303591 A JP 19303591A JP H0536823 A JPH0536823 A JP H0536823A
- Authority
- JP
- Japan
- Prior art keywords
- parasitic diode
- terminal
- layer
- voltage
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 集積回路の素子間の絶縁分離層とその層と隣
接する素子端子との間に存在する寄生ダイオードによる
周波数特性の劣化のない集積回路を得る。 【構成】 寄生ダイオードの素子に隣接している側と異
なる他方の電源に接続されている端子を、電源から分離
する。隣接している素子の端子から電圧フォロアを通し
て、先の電源から電離した寄生ダイオードの端子に接続
して、素子の端子に発生する電圧を印加する。この時、
寄生ダイオードを確実に遮断動作させるために逆バイア
スを加えるための電池を電圧フォロアと寄生ダイオード
の間に挿入する。
接する素子端子との間に存在する寄生ダイオードによる
周波数特性の劣化のない集積回路を得る。 【構成】 寄生ダイオードの素子に隣接している側と異
なる他方の電源に接続されている端子を、電源から分離
する。隣接している素子の端子から電圧フォロアを通し
て、先の電源から電離した寄生ダイオードの端子に接続
して、素子の端子に発生する電圧を印加する。この時、
寄生ダイオードを確実に遮断動作させるために逆バイア
スを加えるための電池を電圧フォロアと寄生ダイオード
の間に挿入する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路の改
良に関するものである。
良に関するものである。
【０００２】
【従来の技術】図５は、従来の半導体集積回路のＰＮＰ
トランジスタの構造を断面で表わした図であり、この従
来の半導体集積回路（以下、ＩＣと呼ぶ）は、エミッタ
端子２と、ベース端子３と、コネクタ端子４と、電源８
（電池）と、サブストレート１４と電気的接続がされて
いるグランド９と、配線用メタル１２と、シリコン酸化
膜１３と、から構成され、サブストレート１４はグラン
ド９と接続されている。そしてさらに、この従来のＩＣ
のＰＮＰトランジスタは、エミッタ層１５と、ベース層
１９と、エピタキシャル層２０（以下、エピ層と呼ぶ）
と、横方向の素子分離を行うための分離拡散層２１とを
有している。
トランジスタの構造を断面で表わした図であり、この従
来の半導体集積回路（以下、ＩＣと呼ぶ）は、エミッタ
端子２と、ベース端子３と、コネクタ端子４と、電源８
（電池）と、サブストレート１４と電気的接続がされて
いるグランド９と、配線用メタル１２と、シリコン酸化
膜１３と、から構成され、サブストレート１４はグラン
ド９と接続されている。そしてさらに、この従来のＩＣ
のＰＮＰトランジスタは、エミッタ層１５と、ベース層
１９と、エピタキシャル層２０（以下、エピ層と呼ぶ）
と、横方向の素子分離を行うための分離拡散層２１とを
有している。
【０００３】ところで、以上のような構造で構成される
従来のＩＣのＰＮＰトランジスタを等価的に回路図で表
現した図が図６である。この図６において、ＰＮ接合ダ
イオード５が、コレクタ層１６とエピ層２０の間に寄生
している。ここで、以下、このＰＮ接合ダイオード５の
ことを寄生ダイオードと呼び、これ以降の説明を進めて
いく。尚、エピ層２０と分離拡散層２１の間に寄生して
いるＰＮ接合ダイオードは、回路動作に直接影響してい
ないので、ここでは省略されている。同様にして、以下
の詳細な説明に入る前に次の事項を断っておく。すなわ
ち、埋込層１５はエピ層２０と同電位であるので、埋込
層１５は断らない限り特に表記しない。また、Ｐ型のサ
ブストレート１４との分離拡散層２１も同様とする。
従来のＩＣのＰＮＰトランジスタを等価的に回路図で表
現した図が図６である。この図６において、ＰＮ接合ダ
イオード５が、コレクタ層１６とエピ層２０の間に寄生
している。ここで、以下、このＰＮ接合ダイオード５の
ことを寄生ダイオードと呼び、これ以降の説明を進めて
いく。尚、エピ層２０と分離拡散層２１の間に寄生して
いるＰＮ接合ダイオードは、回路動作に直接影響してい
ないので、ここでは省略されている。同様にして、以下
の詳細な説明に入る前に次の事項を断っておく。すなわ
ち、埋込層１５はエピ層２０と同電位であるので、埋込
層１５は断らない限り特に表記しない。また、Ｐ型のサ
ブストレート１４との分離拡散層２１も同様とする。
【０００４】この従来のＩＣにおけるＰＮＰトランジス
タは、図５の様な断面構造であるが、素子分離を行うた
めに、Ｐ型半導体である分離拡散層２１と、Ｎ型エピ層
２０と、Ｎ型埋込層１５を有している。そして、従来の
ＩＣにおけるＰＮＰトランジスタは更に、コレクタ層１
６とその周辺との電気的分離を行うために、エピ層２０
に回路中の最も正電位点、一般的には正電源に接続され
ている。ここで、Ｐ型半導体であるコレクタ層１６とＮ
型半導体であるエピ層２０は、常に逆バイアスとなっ
て、回路の電気的絶縁が可能になる。すなわち、Ｐ型半
導体であるコレクタ層１６に負、Ｎ型半導体であるエピ
層２０に正になるように電圧を加え、電流が流れない状
態にすることによって、回路の電気的絶縁が可能にな
る。エピ層２０と分離拡散層２１も同様に絶縁される。
タは、図５の様な断面構造であるが、素子分離を行うた
めに、Ｐ型半導体である分離拡散層２１と、Ｎ型エピ層
２０と、Ｎ型埋込層１５を有している。そして、従来の
ＩＣにおけるＰＮＰトランジスタは更に、コレクタ層１
６とその周辺との電気的分離を行うために、エピ層２０
に回路中の最も正電位点、一般的には正電源に接続され
ている。ここで、Ｐ型半導体であるコレクタ層１６とＮ
型半導体であるエピ層２０は、常に逆バイアスとなっ
て、回路の電気的絶縁が可能になる。すなわち、Ｐ型半
導体であるコレクタ層１６に負、Ｎ型半導体であるエピ
層２０に正になるように電圧を加え、電流が流れない状
態にすることによって、回路の電気的絶縁が可能にな
る。エピ層２０と分離拡散層２１も同様に絶縁される。
【０００５】
【発明が解決しようとする課題】従来のＩＣは以上のよ
うに構成されているので、本来のＰＮＰトランジスタ以
外に、そのコレクタ〜電源間に寄生ダイオードが存在
し、その寄生ダイオードがコンデンサとして動作して回
路の周波数特性を劣化させていた。
うに構成されているので、本来のＰＮＰトランジスタ以
外に、そのコレクタ〜電源間に寄生ダイオードが存在
し、その寄生ダイオードがコンデンサとして動作して回
路の周波数特性を劣化させていた。
【０００６】この発明は上記のような課題を解消するた
めになされたものであり、寄生ダイオードによる周波数
特性の劣化を防止することができるＩＣを提供すること
を目的とする。
めになされたものであり、寄生ダイオードによる周波数
特性の劣化を防止することができるＩＣを提供すること
を目的とする。
【０００７】
【課題を解決するための手段】以上のような課題を解決
するために、本発明に係るＩＣにおいては、コンデンサ
として動作している寄生ダイオードの両端電圧を変化さ
せないことによって、周波数特性を改善する。
するために、本発明に係るＩＣにおいては、コンデンサ
として動作している寄生ダイオードの両端電圧を変化さ
せないことによって、周波数特性を改善する。
【０００８】すなわち、本発明に係るＩＣにおいては、
ＩＣの絶縁分離拡散層に隣接するトランジスタの端子電
圧とこの絶縁分離拡散層を同期して変化させる同期手段
を設置したことを特徴とする。
ＩＣの絶縁分離拡散層に隣接するトランジスタの端子電
圧とこの絶縁分離拡散層を同期して変化させる同期手段
を設置したことを特徴とする。
【０００９】具体的には、本発明に係るＩＣにおいて
は、ＰＮＰトランジスタのコレクタ変化電圧を、寄生ダ
イオードのＰＮＰトランジスタのコレクタ端子に接続さ
れる側とは反対の端子に、同相で印加することによっ
て、コンデンサとしての寄生ダイオードの両端電圧を一
定にして、その寄生ダイオードに電流が流れないように
することを特徴とする。
は、ＰＮＰトランジスタのコレクタ変化電圧を、寄生ダ
イオードのＰＮＰトランジスタのコレクタ端子に接続さ
れる側とは反対の端子に、同相で印加することによっ
て、コンデンサとしての寄生ダイオードの両端電圧を一
定にして、その寄生ダイオードに電流が流れないように
することを特徴とする。
【００１０】
【作用】以上のような構成を有する本発明に係るＩＣに
おいては、ＰＮＰトランジスタのコレクタ変化電圧が、
寄生ダイオードのＰＮＰトランジスタのコレクタ端子に
接続される側とは反対の端子に同相で印加されるので、
コンデンサとしての寄生ダイオードの両端電圧が一定と
なり、その寄生ダイオードに電流が流れないようにな
る。
おいては、ＰＮＰトランジスタのコレクタ変化電圧が、
寄生ダイオードのＰＮＰトランジスタのコレクタ端子に
接続される側とは反対の端子に同相で印加されるので、
コンデンサとしての寄生ダイオードの両端電圧が一定と
なり、その寄生ダイオードに電流が流れないようにな
る。
【００１１】
【実施例】以下、本発明の好適な実施例を図に基づいて
説明する。
説明する。
【００１２】実施例１ 図１は、本発明の第１実施例を示す回路図であり、本第
１実施例の回路においては、回路の主体である第１のト
ランジスタ１と、寄生ダイオード５と、ゲイン+1の電圧
フォロア６と、寄生ダイオード５に対して逆バイアスを
かけるための電池７とから構成されている。なお、１ａ
はそのトランジスタ１のエミッタ端子、１ｂはベース端
子、１ｃはコレクタ端子を表している。このようにして
構成される本第１実施例のＩＣと図６に示されている従
来のＩＣとを比較すると、本第１実施例のＩＣは、従来
構成例における電源である電池８とグランド９が、電圧
フォロア６と電池７に置換されたものであり、トランジ
スタ１と寄生ダイオード５は同一のものである。
１実施例の回路においては、回路の主体である第１のト
ランジスタ１と、寄生ダイオード５と、ゲイン+1の電圧
フォロア６と、寄生ダイオード５に対して逆バイアスを
かけるための電池７とから構成されている。なお、１ａ
はそのトランジスタ１のエミッタ端子、１ｂはベース端
子、１ｃはコレクタ端子を表している。このようにして
構成される本第１実施例のＩＣと図６に示されている従
来のＩＣとを比較すると、本第１実施例のＩＣは、従来
構成例における電源である電池８とグランド９が、電圧
フォロア６と電池７に置換されたものであり、トランジ
スタ１と寄生ダイオード５は同一のものである。
【００１３】次に動作について説明する。図１におい
て、ＰＮＰトランジスタ１のコレクタ電圧は、ゲイン+1
の電圧フォロア６によって、同相で電池７の負極側に伝
達される。これによって、電池７の正極側には、電池７
の電圧分だけ上昇した電圧が現れる。従って、ＰＮＰト
ランジスタ１のコレクタ電圧が電池７の電圧分だけ加算
されて寄生ダイオード５のカソードに伝達される。その
結果、寄生ダイオードの両端には電池７からの逆バイア
ス電圧が常に一定電圧でかかることととなって、電流が
流れない。それ故に、ＰＮＰトランジスタ１のコレクタ
からの出力電流は寄生ダイオード側には流れなくなり、
あたかも、寄生ダイオードが存在しないが如く振る舞
い、周波数特性の劣化が生じないように作用する。
て、ＰＮＰトランジスタ１のコレクタ電圧は、ゲイン+1
の電圧フォロア６によって、同相で電池７の負極側に伝
達される。これによって、電池７の正極側には、電池７
の電圧分だけ上昇した電圧が現れる。従って、ＰＮＰト
ランジスタ１のコレクタ電圧が電池７の電圧分だけ加算
されて寄生ダイオード５のカソードに伝達される。その
結果、寄生ダイオードの両端には電池７からの逆バイア
ス電圧が常に一定電圧でかかることととなって、電流が
流れない。それ故に、ＰＮＰトランジスタ１のコレクタ
からの出力電流は寄生ダイオード側には流れなくなり、
あたかも、寄生ダイオードが存在しないが如く振る舞
い、周波数特性の劣化が生じないように作用する。
【００１４】実施例２ ここで、上記第１実施例では、ゲイン+1の電圧フォロア
６と電池７の組み合わせによって寄生ダイオード５に対
して逆バイアスを印加したが、図２に示される第２実施
例のように、ＰＮＰトランジスタによるエミッタフォロ
ア回路を構築することもできる。
６と電池７の組み合わせによって寄生ダイオード５に対
して逆バイアスを印加したが、図２に示される第２実施
例のように、ＰＮＰトランジスタによるエミッタフォロ
ア回路を構築することもできる。
【００１５】実施例３及び４ また更に、他の寄生素子、例えば図３または図４に示さ
れているようにコンデンサ等の寄生素子に対しても同様
な効果を得ることが可能である。
れているようにコンデンサ等の寄生素子に対しても同様
な効果を得ることが可能である。
【００１６】なお、これまでの実施例では、ＰＮＰトラ
ンジスタの場合であったが、ＮＰＮトランジスタの場合
でも、符号の変換によって同一な動作ができるのは明白
である。
ンジスタの場合であったが、ＮＰＮトランジスタの場合
でも、符号の変換によって同一な動作ができるのは明白
である。
【００１７】
【発明の効果】以上のように、本発明に係るＩＣによれ
ば、ＩＣのＰＮＰトランジスタのコレクタに寄生するダ
イオードがコンデンサとしての動作を行わないように電
圧バッファ及び電池を構成したので、周波数特性のよい
ＰＮＰトランジスタを得ることが可能となっている。
ば、ＩＣのＰＮＰトランジスタのコレクタに寄生するダ
イオードがコンデンサとしての動作を行わないように電
圧バッファ及び電池を構成したので、周波数特性のよい
ＰＮＰトランジスタを得ることが可能となっている。
【図１】本発明の第１実施例に係るＩＣの等価回路図で
ある。
ある。
【図２】本発明の第２実施例に係るＩＣの等価回路図で
ある。
ある。
【図３】本発明の第３実施例に係るＩＣの等価回路図で
ある。
ある。
【図４】本発明の第４実施例に係るＩＣの等価回路図で
ある。
ある。
【図５】従来の構成例によるＩＣのＰＮＰトランジスタ
の構造断面図である。
の構造断面図である。
【図６】従来の構成例によるＩＣの等価回路である。
１，１０ ＰＮＰトランジスタ １ａ エミッタ端子 １ｂ ベース端子 １ｃ コレクタ端子 ５ 寄生ダイオード ６ ゲイン+1の電圧フォロア ７，８ 電池 ９ グランド １１ 抵抗 １２ メタル １３ シリコン酸化膜 １４ サブストレート １５ 埋込層 １６ コレクタ層 １７ ベースコンタクト層 １８ エミッタ層 １９ ベース層 ２０ エピタキシャル層 ２１ 分離拡散層
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体集積回路におけるトランジスタの
絶縁分離拡散層において、 前記絶縁分離拡散層に隣接するトランジスタの端子電圧
と前記絶縁分離拡散層を同期して変化させる同期手段を
設置したことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19303591A JPH0536823A (ja) | 1991-08-01 | 1991-08-01 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19303591A JPH0536823A (ja) | 1991-08-01 | 1991-08-01 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536823A true JPH0536823A (ja) | 1993-02-12 |
Family
ID=16301084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19303591A Pending JPH0536823A (ja) | 1991-08-01 | 1991-08-01 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017514319A (ja) * | 2014-04-25 | 2017-06-01 | 日本テキサス・インスツルメンツ株式会社 | 高ブレークダウンｎ型埋め込み層 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0327567A (ja) * | 1989-06-23 | 1991-02-05 | Sony Corp | 半導体回路装置 |
-
1991
- 1991-08-01 JP JP19303591A patent/JPH0536823A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0327567A (ja) * | 1989-06-23 | 1991-02-05 | Sony Corp | 半導体回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017514319A (ja) * | 2014-04-25 | 2017-06-01 | 日本テキサス・インスツルメンツ株式会社 | 高ブレークダウンｎ型埋め込み層 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0250482A (ja) | 双方向性の電界効果半導体素子および回路 | |
| JPH06349849A (ja) | 高耐圧薄膜半導体装置 | |
| US3522494A (en) | Hall element | |
| JP2004288978A (ja) | 半導体集積装置 | |
| JP2000183341A (ja) | 半導体装置とそれを用いた半導体回路 | |
| KR100867572B1 (ko) | 고전압 섬 영역 내에 바이폴라 트랜지스터가 내장된고전압 집적 회로 | |
| JPH0536823A (ja) | 半導体集積回路 | |
| JP4838421B2 (ja) | アナログ・スイッチ | |
| JP2825038B2 (ja) | 半導体装置 | |
| JPH11121768A (ja) | 半導体集積回路 | |
| US5805410A (en) | MOS capacitor for improving electrostatic durability by using of a transistor | |
| JPS5931864B2 (ja) | 相補型絶縁ゲ−ト半導体回路 | |
| JPH0478162A (ja) | 集積回路用保護装置 | |
| JPH0244805A (ja) | 集積電流ミラー回路 | |
| JP2690201B2 (ja) | 半導体集積回路 | |
| JP3570338B2 (ja) | 電源逆接続保護回路 | |
| EP0607474B1 (en) | Semiconductor integrated circuit with layer for isolating elements in substrate | |
| JPS60194613A (ja) | パルス遅延回路 | |
| JPH05304204A (ja) | 半導体集積回路及びそれを搭載したセンサ装置 | |
| JPH05291507A (ja) | 拡散抵抗 | |
| JPH11145154A (ja) | バイポーラトランジスタ | |
| JPH05129528A (ja) | バイポーラ型集積回路装置 | |
| JPS61276340A (ja) | 半導体集積回路装置 | |
| US6060762A (en) | Integrated structure with reduced injection of current between homologous regions | |
| JPS59198768A (ja) | ツエナ−ダイオ−ド |