JPH03276728A - Inバンプの形成方法 - Google Patents

Inバンプの形成方法

Info

Publication number
JPH03276728A
JPH03276728A JP7822690A JP7822690A JPH03276728A JP H03276728 A JPH03276728 A JP H03276728A JP 7822690 A JP7822690 A JP 7822690A JP 7822690 A JP7822690 A JP 7822690A JP H03276728 A JPH03276728 A JP H03276728A
Authority
JP
Japan
Prior art keywords
bump
plating
vapor deposition
deposition film
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7822690A
Other languages
English (en)
Inventor
Keiji Miyamoto
恵司 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7822690A priority Critical patent/JPH03276728A/ja
Publication of JPH03276728A publication Critical patent/JPH03276728A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はハイブリッド型のデバイスに使用するInバン
プの形成方法に関する。
[従来の技術] 数種のデバイスをInバンプで結合して使用するハイブ
リッド型のデバイスは、通常、単一素子を2次元に数千
〜数万個に配列した構造をしている。
第3図、第4図に示すように、デバイスlのInバンプ
】0を形成する部分の表面は、通常アルミニウム、金等
のInと異なる金属の蒸着膜3で覆われており、メッキ
法でInバンプを形成する場合、デバイスの片側又は両
側にたとえば直径20〜30pm、高さlopmのIn
の円柱を成長させている。図中、7はInメッキ液、8
はInが電着した部分、9はInが電着しない部分であ
る。
〔発明が解決しようとする課題] 数種のデバイスを確実にInバンプで結合するためには
、Inバンプの高さを均一にする必要がある。
上述したように、デバイスのInバンプを形成する部分
の表面は、通常、Inとは異なる金属で覆われており、
一般的にメッキでは同種金属間と異種金属間とではメッ
キの成長速度が異なる。たとえばデバイスの表面が金で
覆われている場合、金の上にInが成長する速度はIn
の上にInが成長する速度より小さいため、従来のメッ
キ法によるInバンプの形成方法では、数千〜数万個の
Inバンプ形成部分の中で早<Inが電着した部分はI
nが電着しない部分よりもより早<Inメッキが成長し
てしまう。
従ってInバンプ10.11の高さに差が生じ、Inバ
ンプが低い部分はもう一つのデバイスと結合することが
できず、その単一素子は欠陥となる欠点があった。
本発明の目的は、Inバンプの高さを均一にするInメ
ッキ成長方法を提供することにある。
〔課題を解決するための手段〕
前記目的を達成するため、本発明によるInバンプの形
成方法においては、デバイスのInバンプを形成する部
分の表面に、Inの蒸着膜を形成し、その後Inメッキ
を行うことを特徴としている。
〔作用1 本発明では、デバイスのInバンプを形成する部分の表
面はInの蒸着膜で覆われているので、Inメッキ成長
は同種金属間のみで行われる。従って、Inメッキの成
長速度に差が生じることはなく、各Inバンプの高さを
均一に揃えることができる。
[実施例] 次に本発明の一実施例について図面を参照して説明する
第1図、第2図は本発明の一実施例を工程順に示す断面
図である。図に示すように、デバイス1の表面には金の
蒸着膜4が形成され、蒸着膜4のInバンプlOを形成
する部分に、Inの蒸着膜4が形成され、それ以外はレ
ジスト6が塗布されている。
Inバンプ10はデバイスlをInメッキ液7に浸し、
電流を流して形成するが、InバンプlOを形成する部
分はInの蒸着膜4で覆われているので、Inメッキは
同種金属間のみで行われる。従って、Inメッキ5の成
長速度は一定に保たれるので、Inバンプ10を均一に
形成することができる。Inバンプ10の高さが均一で
あれば、他のデバイス2と結合しない部分が生じること
もなく、素子の欠陥をなくすことができる。
〔発明の効果〕
以上説明したように、本発明のInバンプ形成法によれ
ば、デバイスのInバンプを形成する部分の表面にIn
の蒸着膜が形成され、Inメッキは同種金属間のみで行
えばよいので、各Inバンプの高さを均一にすることが
できる効果がある。
【図面の簡単な説明】
第1図、第2図は本発明の一実施例を工程順に=4 示す断面図、第3図。 面図である。 l・・・デバイス 3・・・金の蒸着膜 5・・・Inメッキ 7・・・Inメッキ液 第4図は従来技術を示す断 2・・・他のデバイス 4・・・Inの蒸着膜 6・・・レジスト 10・・・Inバンプ

Claims (1)

    【特許請求の範囲】
  1. (1)ハイブリッド型のデバイスに使用するInバンプ
    の形成方法であって、 デバイスのInバンプを形成する部分に、Inの蒸着膜
    を形成し、その後Inメッキを行うことを特徴とするI
    nバンプの形成方法。
JP7822690A 1990-03-27 1990-03-27 Inバンプの形成方法 Pending JPH03276728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7822690A JPH03276728A (ja) 1990-03-27 1990-03-27 Inバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7822690A JPH03276728A (ja) 1990-03-27 1990-03-27 Inバンプの形成方法

Publications (1)

Publication Number Publication Date
JPH03276728A true JPH03276728A (ja) 1991-12-06

Family

ID=13656136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7822690A Pending JPH03276728A (ja) 1990-03-27 1990-03-27 Inバンプの形成方法

Country Status (1)

Country Link
JP (1) JPH03276728A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994018698A1 (en) * 1993-02-09 1994-08-18 Hans Peter Peloschek METHOD FOR ELECTRICALLY CONDUCTIVE CONNECTING AND MECHANICAL FASTENING OF ICs ON CONDUCTING PATTERNS OF SUBSTRATES AND THE APPLICATION THEREOF

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994018698A1 (en) * 1993-02-09 1994-08-18 Hans Peter Peloschek METHOD FOR ELECTRICALLY CONDUCTIVE CONNECTING AND MECHANICAL FASTENING OF ICs ON CONDUCTING PATTERNS OF SUBSTRATES AND THE APPLICATION THEREOF

Similar Documents

Publication Publication Date Title
JPH0322437A (ja) 半導体装置の製造方法
JPH03276728A (ja) Inバンプの形成方法
JPS59154041A (ja) 半導体装置の電極形成方法
JPS63254753A (ja) ダイヤモンド・ヒートシンクの製造方法
JPH09139387A (ja) 半導体装置の電極形成方法
JPH01292829A (ja) 半導体装置の製造方法
JPH0465832A (ja) 半導体装置の製造方法
JPH03188684A (ja) 半導体放射線検出素子アレイおよびはんだバンプの作成方法
JPH05166815A (ja) メッキバンプ形成方法及びそれに用いるウエーハメッキ用治具
JPS6059742B2 (ja) 半導体装置およびその製造方法
JPS61225839A (ja) バンプ電極の形成方法
JPH04350940A (ja) 半導体装置の製造方法
JPH03194875A (ja) 電気的接続部材の製造方法
JPH06283644A (ja) 半導体装置用部品のめっき方法
JPH02125621A (ja) 半導体装置のバンプ電極形成方法
JPS6116527A (ja) 金属電極の製造方法
RU96110939A (ru) Способ получения регулярных нитевидных кристаллов кремния
JPH06291232A (ja) リードフレーム及びその製造方法
JPH01296646A (ja) 突起電極の形成方法
JPH0417339A (ja) Inバンプの形成方法
JPH04251910A (ja) チップ部品の外部電極製造方法
JPS59161023A (ja) 素子の製造方法
DE4129647A1 (de) Metallisierung zum drahtbonden fuer einen halbleiter
JPS6164160A (ja) 半導体素子用電極
JPS6210039B2 (ja)