JPS6210039B2 - - Google Patents
Info
- Publication number
- JPS6210039B2 JPS6210039B2 JP322679A JP322679A JPS6210039B2 JP S6210039 B2 JPS6210039 B2 JP S6210039B2 JP 322679 A JP322679 A JP 322679A JP 322679 A JP322679 A JP 322679A JP S6210039 B2 JPS6210039 B2 JP S6210039B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gold paste
- solder
- plating
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010931 gold Substances 0.000 claims description 49
- 229910052737 gold Inorganic materials 0.000 claims description 49
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 47
- 238000007747 plating Methods 0.000 claims description 32
- 229910000679 solder Inorganic materials 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 3
- 150000002343 gold Chemical class 0.000 claims description 2
- 239000010949 copper Substances 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000002390 adhesive tape Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005019 vapor deposition process Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
本発明はパターン形成方法に関し、詳しくは厚
膜回路基板の回路パターン形成等に適用される方
法に係る。
膜回路基板の回路パターン形成等に適用される方
法に係る。
周知の如く、IC、LSI等を実装する厚膜回路基
板においては、主として金ペーストを導体（回路
パターン）とし、ガラスセラミツクを絶縁基板と
して構成している。しかしながら、金ペーストは
容易に半田に拡散するため、半田付された導体の
形成に適さない。
板においては、主として金ペーストを導体（回路
パターン）とし、ガラスセラミツクを絶縁基板と
して構成している。しかしながら、金ペーストは
容易に半田に拡散するため、半田付された導体の
形成に適さない。
このようなことから、本発明者は先に金ペース
ト上に銅、ニツケル等のメツキ膜を付着して、金
ペーストの拡散バリアとする方法（特願昭53―
4291号）を提案した。この方法は絶縁基板に互に
独立した金ペーストパターンを形成した後、基板
全面にTi又はCrを蒸着し、さらにCu又はNiを蒸
着して前記各金ペーストパターンの共通接続とす
る二層構造の金属蒸着膜を造る。次いで、この金
属蒸着膜全面に電気メツキ処理してメツキ膜を付
着した後、レジスト塗布、露光、現像処理して金
ペーストパターン上の領域を除く部分が露出した
レジストパターンを造り、ひきつづき該レジスト
パターンをマスクとしてエツチングし、二層構造
の金属蒸着膜及びメツキ膜で拡散が防止された金
パターンを形成する。
ト上に銅、ニツケル等のメツキ膜を付着して、金
ペーストの拡散バリアとする方法（特願昭53―
4291号）を提案した。この方法は絶縁基板に互に
独立した金ペーストパターンを形成した後、基板
全面にTi又はCrを蒸着し、さらにCu又はNiを蒸
着して前記各金ペーストパターンの共通接続とす
る二層構造の金属蒸着膜を造る。次いで、この金
属蒸着膜全面に電気メツキ処理してメツキ膜を付
着した後、レジスト塗布、露光、現像処理して金
ペーストパターン上の領域を除く部分が露出した
レジストパターンを造り、ひきつづき該レジスト
パターンをマスクとしてエツチングし、二層構造
の金属蒸着膜及びメツキ膜で拡散が防止された金
パターンを形成する。
しかしながら、上記方法にあつては２回の蒸着
処理やエツチング処理を必要とするため高価な蒸
着設備を要するばかりか、工数が多大となり歩留
り低下や作業能率の低下を招く。
処理やエツチング処理を必要とするため高価な蒸
着設備を要するばかりか、工数が多大となり歩留
り低下や作業能率の低下を招く。
これに対し、本発明者は上記先願発明の欠陥を
解消するために鋭意研究を重ねた結果、金ペース
ト膜はその表面の凹凸による楔効果により密着性
の良好なメツキ膜形成が可能で、しかも半田に拡
散することに着目し、夫々独立した金ペーストパ
ターンを同様な金ペーストで共通接続し、該共通
接続部をマスクして電気メツキ処理し、ひきつづ
きマスク除去、半田処理を施すことによつて、共
通接続部の金ペーストが半田に拡散すると同時に
メツキ膜上に半田が付着し、金ペースト膜、メツ
キ膜及び半田膜の三層構造からなる互に電気的に
絶縁されたパターンを蒸着工程、エツチング工程
を必要とせずに形成し得る法を見い出した。
解消するために鋭意研究を重ねた結果、金ペース
ト膜はその表面の凹凸による楔効果により密着性
の良好なメツキ膜形成が可能で、しかも半田に拡
散することに着目し、夫々独立した金ペーストパ
ターンを同様な金ペーストで共通接続し、該共通
接続部をマスクして電気メツキ処理し、ひきつづ
きマスク除去、半田処理を施すことによつて、共
通接続部の金ペーストが半田に拡散すると同時に
メツキ膜上に半田が付着し、金ペースト膜、メツ
キ膜及び半田膜の三層構造からなる互に電気的に
絶縁されたパターンを蒸着工程、エツチング工程
を必要とせずに形成し得る法を見い出した。
即ち、本発明は絶縁基板上に金ペースト膜、半
田に対して拡散し難いメツキ膜及び半田膜の三層
構造から成る互いに独立した複数のパターンを形
成するにあたり、上記絶縁基板上に互いに独立し
た複数の金ペーストパターンを形成すると共に、
それらのパターンを線状の金ペースト膜で共通接
続する工程と、この線状金ペースト膜にメツキマ
スクを選択的に被覆した後、各々の金ペーストパ
ターンのいずれかを陰極として電解メツキを施
し、各金ペーストパターン上に半田に対して拡散
し難いメツキ膜を被着する工程と、メツキマスク
の除去後、半田浴に浸漬せしめて前記メツキ膜上
に半田膜を付着させると共に、露出した前記線状
金ペースト膜を半田浴中に拡散除去して金ペース
トパターン、メツキ膜及び半田膜からなる三層構
造の複数のパターンを電気的に分離する工程とを
具備したことを特徴とするものである。
田に対して拡散し難いメツキ膜及び半田膜の三層
構造から成る互いに独立した複数のパターンを形
成するにあたり、上記絶縁基板上に互いに独立し
た複数の金ペーストパターンを形成すると共に、
それらのパターンを線状の金ペースト膜で共通接
続する工程と、この線状金ペースト膜にメツキマ
スクを選択的に被覆した後、各々の金ペーストパ
ターンのいずれかを陰極として電解メツキを施
し、各金ペーストパターン上に半田に対して拡散
し難いメツキ膜を被着する工程と、メツキマスク
の除去後、半田浴に浸漬せしめて前記メツキ膜上
に半田膜を付着させると共に、露出した前記線状
金ペースト膜を半田浴中に拡散除去して金ペース
トパターン、メツキ膜及び半田膜からなる三層構
造の複数のパターンを電気的に分離する工程とを
具備したことを特徴とするものである。
本発明における金ペーストパターン、線状金ペ
ースト膜の形成手段としては、例えばシルク印刷
法等が採用し得る。この線状金ペースト膜の幅は
小さすぎると、各金ペーストパターン間の電気接
続を充分達成できなくなり、かといつて大きすぎ
ると、半田浴浸漬等の拡散が遅くなつたり、半田
劣化が早まるため、通常50〜300μｍ程度にする
ことが望ましい。
ースト膜の形成手段としては、例えばシルク印刷
法等が採用し得る。この線状金ペースト膜の幅は
小さすぎると、各金ペーストパターン間の電気接
続を充分達成できなくなり、かといつて大きすぎ
ると、半田浴浸漬等の拡散が遅くなつたり、半田
劣化が早まるため、通常50〜300μｍ程度にする
ことが望ましい。
本発明におけるメツキマスクとしては、例えば
フオトレジスト、接着テープ等を挙げることがで
き、特に接着テープはマスクの取付作業、除去作
業が簡便なため有益である。
フオトレジスト、接着テープ等を挙げることがで
き、特に接着テープはマスクの取付作業、除去作
業が簡便なため有益である。
本発明における半田に拡散し難いメツキ膜とし
ては、例えばCuメツキ膜、Niメツキ膜等を挙げ
ることができる。なお、必要に応じて、このメツ
キ膜に対する半田の濡れ性を向上するために、該
メツキ膜に薄い金メツキ膜を被覆してもよい。
ては、例えばCuメツキ膜、Niメツキ膜等を挙げ
ることができる。なお、必要に応じて、このメツ
キ膜に対する半田の濡れ性を向上するために、該
メツキ膜に薄い金メツキ膜を被覆してもよい。
次に、本発明を厚膜回路基板の端子部の形成に
適用した例について第１図ａ，ｂ〜第４図ａ，ｂ
を参照して説明する。
適用した例について第１図ａ，ｂ〜第４図ａ，ｂ
を参照して説明する。
実施例
まず、第１図ａ，ｂに示す如くセラミツク基板
１上にシルク印刷法により夫々独立した厚さ15μ
ｍの金ペーストパターン２…２を形成すると同
時、各パターン２…２を電気的に接続する幅150
μｍ、厚さ15μｍの線状金ペースト膜３…３を形
成した。その後、線状金ペースト膜３…３を接着
テープ４…４で被覆した（第２図ａ，ｂ図示）。
ひきつづき、金ペーストパターン２…２の最左端
のパターンを陰極とし、電気銅メツキ処理を施し
て金ペーストパターン２…２上に厚さ20μｍの銅
メツキ膜５…５を選択的に被着した後、接着テー
プ４…４を剥離除去して共通接続部としての線状
金ペースト膜３…３を露出させた（第３図ａ，ｂ
図示）。この時、銅メツキ膜５…５は金ペースト
パターン２…２上に密着性よく形成されていた。
１上にシルク印刷法により夫々独立した厚さ15μ
ｍの金ペーストパターン２…２を形成すると同
時、各パターン２…２を電気的に接続する幅150
μｍ、厚さ15μｍの線状金ペースト膜３…３を形
成した。その後、線状金ペースト膜３…３を接着
テープ４…４で被覆した（第２図ａ，ｂ図示）。
ひきつづき、金ペーストパターン２…２の最左端
のパターンを陰極とし、電気銅メツキ処理を施し
て金ペーストパターン２…２上に厚さ20μｍの銅
メツキ膜５…５を選択的に被着した後、接着テー
プ４…４を剥離除去して共通接続部としての線状
金ペースト膜３…３を露出させた（第３図ａ，ｂ
図示）。この時、銅メツキ膜５…５は金ペースト
パターン２…２上に密着性よく形成されていた。
次いで、銅メツキ膜５…５が形成されたセラミ
ツク基板１をpb／snの半田浴中に浸漬したとこ
ろ、露出した線状金ペースト膜３…３が半田浴中
に拡散して除去されると共に、銅メツキ膜５…５
上に半田が付着され、第４図ａ，ｂに示す如きセ
ラミツク基板１上に金ペースト膜２…２、銅メツ
キ膜５…５及びPb／Sn半田膜６…６からなる三
層構造の互に電気的に絶縁された端子部７…７を
形成できた。
ツク基板１をpb／snの半田浴中に浸漬したとこ
ろ、露出した線状金ペースト膜３…３が半田浴中
に拡散して除去されると共に、銅メツキ膜５…５
上に半田が付着され、第４図ａ，ｂに示す如きセ
ラミツク基板１上に金ペースト膜２…２、銅メツ
キ膜５…５及びPb／Sn半田膜６…６からなる三
層構造の互に電気的に絶縁された端子部７…７を
形成できた。
なお、本発明のパターン形成方法における共通
接続部としての線状金ペースト膜は上記実施例の
如く金ペーストパターン相互を独立した複数のも
ので接続する形態に限定されず、例えば第５図に
示す如く、メインの線状ペースト膜３１とこのペ
ースト膜３１に接続し、かつ各金ペーストパター
ン２…２と接続する分枝線状ペースト膜３２…３
２で形成してもよい。このような形態の線状ペー
スト膜を用いれば、そのペースト膜へのマスクが
一つで済み、特にマスクとして接着テープを用い
る場合、マスク作業が著しく簡便となる。
接続部としての線状金ペースト膜は上記実施例の
如く金ペーストパターン相互を独立した複数のも
ので接続する形態に限定されず、例えば第５図に
示す如く、メインの線状ペースト膜３１とこのペ
ースト膜３１に接続し、かつ各金ペーストパター
ン２…２と接続する分枝線状ペースト膜３２…３
２で形成してもよい。このような形態の線状ペー
スト膜を用いれば、そのペースト膜へのマスクが
一つで済み、特にマスクとして接着テープを用い
る場合、マスク作業が著しく簡便となる。
以上詳述した如く、本発明によれば装置コスト
が高く、煩雑な蒸着工程、エツチング工程を施す
ことなく、極めて簡単かつ生産性よく金ペースト
膜、メツキ膜及び半田膜の三層構造からなる互に
電気的に絶縁された複数のパターンを形成でき、
もつて厚膜回路基板の回路パターン形成などに有
効に利用できる等顕著な効果を有する。
が高く、煩雑な蒸着工程、エツチング工程を施す
ことなく、極めて簡単かつ生産性よく金ペースト
膜、メツキ膜及び半田膜の三層構造からなる互に
電気的に絶縁された複数のパターンを形成でき、
もつて厚膜回路基板の回路パターン形成などに有
効に利用できる等顕著な効果を有する。
第１図ａ，ｂ〜第４図ａ，ｂは本発明の実施例
における端子部形成工程を示すもので、第１図ａ
〜第４図ａは平面図、第１図ｂは第１図ａの―
断面図、第２図ｂは第２図ａの―断面図、
第３図ｂは第３図ａの―断面図、第４図ｂは
第４図ａの―断面図である。第５図は本発明
の他の実施例を示す金ペーストパターン、線状金
ペースト膜形成後の状態の平面図である。 １…セラミツク基板、２…金ペーストパター
ン、３，３１，３２…線状金ペースト膜、４…接
着テープ、５…銅メツキ膜、６…半田膜、７…端
子部。
における端子部形成工程を示すもので、第１図ａ
〜第４図ａは平面図、第１図ｂは第１図ａの―
断面図、第２図ｂは第２図ａの―断面図、
第３図ｂは第３図ａの―断面図、第４図ｂは
第４図ａの―断面図である。第５図は本発明
の他の実施例を示す金ペーストパターン、線状金
ペースト膜形成後の状態の平面図である。 １…セラミツク基板、２…金ペーストパター
ン、３，３１，３２…線状金ペースト膜、４…接
着テープ、５…銅メツキ膜、６…半田膜、７…端
子部。
Claims (1)
- １ 絶縁基板上に金ペースト膜、半田に対して拡
散し難いメツキ膜及び半田膜の三層構造から成る
互いに独立した複数のパターンを形成するにあた
り、上記絶縁基板上に互いに独立した複数の金ペ
ーストパターンを形成すると共に、それらのパタ
ーンを線状の金ペースト膜で共通接続する工程
と、この線状金ペースト膜にメツキマスクを選択
的に被覆した後、各々の金ペーストパターンのい
ずれかを陰極として電解メツキを施し、各金ペー
ストパターン上に半田に対して拡散し難いメツキ
膜を被着する工程と、メツキマスクの除去後、半
田浴に浸漬せしめて前記メツキ膜上に半田膜を付
着させると共に、露出した前記線状金ペースト膜
を半田浴中に拡散除去して金ペーストパターン、
メツキ膜及び半田膜からなる三層構造の複数のパ
ターンを電気的に分離する工程とを具備したこと
を特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP322679A JPS5595392A (en) | 1979-01-13 | 1979-01-13 | Method of forming pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP322679A JPS5595392A (en) | 1979-01-13 | 1979-01-13 | Method of forming pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5595392A JPS5595392A (en) | 1980-07-19 |
| JPS6210039B2 true JPS6210039B2 (ja) | 1987-03-04 |
Family
ID=11551523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP322679A Granted JPS5595392A (en) | 1979-01-13 | 1979-01-13 | Method of forming pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5595392A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123193A (ja) * | 1984-11-20 | 1986-06-11 | アルプス電気株式会社 | 印刷配線板 |
| JP2007234889A (ja) * | 2006-03-01 | 2007-09-13 | Shinko Electric Ind Co Ltd | 配線の形成方法 |
-
1979
- 1979-01-13 JP JP322679A patent/JPS5595392A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5595392A (en) | 1980-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4054484A (en) | Method of forming crossover connections | |
| US4640739A (en) | Process of producing galvanic layers of solder of precise contour on inorganic substrates | |
| US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
| EP0361752B1 (en) | Selective solder formation on printed circuit boards | |
| EP0226620A1 (en) | METHOD FOR PRODUCING PRINTED CIRCUIT BOARDS. | |
| GB1527108A (en) | Methods of forming conductors on substrates involving electroplating | |
| US2834723A (en) | Method of electroplating printed circuits | |
| US3528090A (en) | Method of providing an electric connection on a surface of an electronic device and device obtained by using said method | |
| US4394223A (en) | Tin and gold plating process | |
| US3890177A (en) | Technique for the fabrication of air-isolated crossovers | |
| US4795694A (en) | Manufacture of fine structures for semiconductor contacting | |
| US5403466A (en) | Silver plating process for lead frames | |
| US5038195A (en) | Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate | |
| US4011144A (en) | Methods of forming metallization patterns on beam lead semiconductor devices | |
| US5074969A (en) | Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate | |
| CA1051559A (en) | Process for the production of printed circuits with solder rejecting sub-zones | |
| US3554876A (en) | Process for etching and electro plating a printed circuit | |
| JP3066201B2 (ja) | 回路基板及びその製造方法 | |
| JPH10270630A (ja) | 半導体装置用基板及びその製造方法 | |
| JPS5938314B2 (ja) | 厚膜ペ−ストのメツキ方法 | |
| JP2511476B2 (ja) | プリント配線板の金めっき法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JPH07254534A (ja) | 電子部品の外部電極形成方法 | |
| JP3439779B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JPS63168043A (ja) | リ−ドフレ−ム |