JPH03280582A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03280582A JPH03280582A JP8269090A JP8269090A JPH03280582A JP H03280582 A JPH03280582 A JP H03280582A JP 8269090 A JP8269090 A JP 8269090A JP 8269090 A JP8269090 A JP 8269090A JP H03280582 A JPH03280582 A JP H03280582A
- Authority
- JP
- Japan
- Prior art keywords
- type
- polysilicon
- oxide film
- substrate
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 42
- 239000010410 layer Substances 0.000 abstract description 33
- 238000000034 method Methods 0.000 abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に内部電圧安定回路等に
用いるクランプ用ＰＮ接合ダイオードに関する。
用いるクランプ用ＰＮ接合ダイオードに関する。
内部電圧安定回路等に用いる従来のクランプ用ＰＮ接合
ダイオードは、第３図に示す断面図のように、フィール
ド酸化膜２で分離されたＰ型Ｓｉ基板１の領域に、例え
ば、イオン注入でＮ型不純物を導入しアニールを行なう
ことにより形成したＮ型不純物領域６ａ、およびＰ型Ｓ
ｉ基板１により形成されるＰＮ接合を用いていた。また
、従来のクランプ用ＰＮ接合ダイオードの耐圧のコント
ロールは、フィールド酸化膜２下の濃度あるいはＮ型不
純物領域６ａの形成を高濃度の砒素および低濃度な燐の
２重イオン注入で行なう注入条件によって行なっていた
。
ダイオードは、第３図に示す断面図のように、フィール
ド酸化膜２で分離されたＰ型Ｓｉ基板１の領域に、例え
ば、イオン注入でＮ型不純物を導入しアニールを行なう
ことにより形成したＮ型不純物領域６ａ、およびＰ型Ｓ
ｉ基板１により形成されるＰＮ接合を用いていた。また
、従来のクランプ用ＰＮ接合ダイオードの耐圧のコント
ロールは、フィールド酸化膜２下の濃度あるいはＮ型不
純物領域６ａの形成を高濃度の砒素および低濃度な燐の
２重イオン注入で行なう注入条件によって行なっていた
。
上述した従来のＰＮ接合ダイオードは、構造が非常に簡
単である点は良かったが、一方で次のような欠点を有し
ていた。
単である点は良かったが、一方で次のような欠点を有し
ていた。
第１に、クランプ電圧（ブレークダウン電圧）がフィー
ルド酸化Ｉｌ！２の膜厚のばらつきにより影響されてし
まうことである。Ｐ型Ｓｉ基板１の不純物であるボロン
原子が酸化されるにしたがって酸化膜中に取り込まれ、
Ｐ型Ｓｔ基板１中のボロン濃度が低下してしまう。その
ため、フィールド酸化膜２のように〜１．０μｍと厚い
場合、フィールド酸化膜２直下のＰ型Ｓｉ基板１表面の
濃度の低下も大きく、フィールド酸化膜２の膜厚のばら
つきが濃度のばらつきとなり、これがクランプ電圧のば
らつきになる。
ルド酸化Ｉｌ！２の膜厚のばらつきにより影響されてし
まうことである。Ｐ型Ｓｉ基板１の不純物であるボロン
原子が酸化されるにしたがって酸化膜中に取り込まれ、
Ｐ型Ｓｔ基板１中のボロン濃度が低下してしまう。その
ため、フィールド酸化膜２のように〜１．０μｍと厚い
場合、フィールド酸化膜２直下のＰ型Ｓｉ基板１表面の
濃度の低下も大きく、フィールド酸化膜２の膜厚のばら
つきが濃度のばらつきとなり、これがクランプ電圧のば
らつきになる。
第２に、ブレークダウンはＮ型不純物領域６ａとＰ型Ｓ
ｉ基板１との界面におけるＰ型Ｓｉ基板１表面近傍で起
るため、ブレークダウンにより発生した電子−正孔対が
酸化膜中に捕獲され、特に正孔の捕獲が顕著となること
により表面近傍における界面での空乏層を拡げることに
なり、クランプ電圧が時間とともに上昇してしまうこと
がある。ことにＮ型不純物領域６ａとＰ型Ｓｉ基板１と
の界面におけるＰ型Ｓｔ基板１表面近傍の表面の酸化膜
はフィールド酸化膜２から薄い酸化膜１１ａに変る領域
でもあり、捕獲順位も多くクランプ電圧の変動も大きい
ものとなる。
ｉ基板１との界面におけるＰ型Ｓｉ基板１表面近傍で起
るため、ブレークダウンにより発生した電子−正孔対が
酸化膜中に捕獲され、特に正孔の捕獲が顕著となること
により表面近傍における界面での空乏層を拡げることに
なり、クランプ電圧が時間とともに上昇してしまうこと
がある。ことにＮ型不純物領域６ａとＰ型Ｓｉ基板１と
の界面におけるＰ型Ｓｔ基板１表面近傍の表面の酸化膜
はフィールド酸化膜２から薄い酸化膜１１ａに変る領域
でもあり、捕獲順位も多くクランプ電圧の変動も大きい
ものとなる。
本発明の半導体装置は、一導電型の半導体基板の所定領
域にエツチングにより形成された凹部と、凹部の側壁に
形成された絶縁膜と、凹部に埋込まれた逆導電型のポリ
シリコンと、逆導電型のポリシリコン下部の半導体基板
に逆導電型のポリシリコンからの熱拡散により形成され
た逆導電型の第１の拡散層と、逆導電型のポリシリコン
下部の前記半導体基板に形成された一導電型の第２の拡
散層とを有している。
域にエツチングにより形成された凹部と、凹部の側壁に
形成された絶縁膜と、凹部に埋込まれた逆導電型のポリ
シリコンと、逆導電型のポリシリコン下部の半導体基板
に逆導電型のポリシリコンからの熱拡散により形成され
た逆導電型の第１の拡散層と、逆導電型のポリシリコン
下部の前記半導体基板に形成された一導電型の第２の拡
散層とを有している。
次に本発明について図面を参照して説明する。
第１図は、本発明の第１の実施例の断面図である。Ｐ型
Ｓｉ基板１上に選択酸化により形成されたフィールド酸
化ＷＡ２と、選択的にＰ型Ｓｉ基板ｌをエツチングして
形成した第１の凹部の側壁に形成された側壁酸化膜４と
、第１の凹部に埋込まれたＮ型埋込みポリシリコン７と
、Ｎ型埋込みポリシリコン７を拡散源として形成された
Ｎ型不純物拡散層６と、Ｎ型埋込みポリシリコン７の形
成前にＮ型不純物拡散層６よりもさらに深い領域に形成
したＰ型不純物拡散層５と、薄い酸化膜１１と、層間絶
縁Ｍ３と、Ａ１配線８とから本実施例の半導体装置は精
成されている０本実施例においては、Ｐ型不純物拡散屑
５とＮ型不純物拡散層６とによりＰＮ接合ダイオードが
形成れている。
Ｓｉ基板１上に選択酸化により形成されたフィールド酸
化ＷＡ２と、選択的にＰ型Ｓｉ基板ｌをエツチングして
形成した第１の凹部の側壁に形成された側壁酸化膜４と
、第１の凹部に埋込まれたＮ型埋込みポリシリコン７と
、Ｎ型埋込みポリシリコン７を拡散源として形成された
Ｎ型不純物拡散層６と、Ｎ型埋込みポリシリコン７の形
成前にＮ型不純物拡散層６よりもさらに深い領域に形成
したＰ型不純物拡散層５と、薄い酸化膜１１と、層間絶
縁Ｍ３と、Ａ１配線８とから本実施例の半導体装置は精
成されている０本実施例においては、Ｐ型不純物拡散屑
５とＮ型不純物拡散層６とによりＰＮ接合ダイオードが
形成れている。
クランプ電圧の耐圧コントロールは、Ｐ型不純物拡散層
５の不純物濃度を変更することにより行なわれる。この
とき、Ｐ型不純物拡散層５の不純物濃度としては、Ｐ型
Ｓｉ基板ｌの他の領域の不純物濃度より高く、従って、
クランプ電圧の耐圧コントロールはＰ型不純物拡散層５
とＮ型不純物拡散層６とのそれぞれの不純物濃度により
決定されることになる。別の方法として、Ｎ型不純物拡
散層６は上述のようにＮ型埋込みポリシリコン７が拡散
源であり、Ｎ型埋込みポリシリコン７中の不純物を砒素
もしくは砒素と燐の２種類にすることにより、あるいは
それぞれの濃度を変えることによって、ＰＮ接合タイオ
ードの耐圧をコントロールすることもできる。
５の不純物濃度を変更することにより行なわれる。この
とき、Ｐ型不純物拡散層５の不純物濃度としては、Ｐ型
Ｓｉ基板ｌの他の領域の不純物濃度より高く、従って、
クランプ電圧の耐圧コントロールはＰ型不純物拡散層５
とＮ型不純物拡散層６とのそれぞれの不純物濃度により
決定されることになる。別の方法として、Ｎ型不純物拡
散層６は上述のようにＮ型埋込みポリシリコン７が拡散
源であり、Ｎ型埋込みポリシリコン７中の不純物を砒素
もしくは砒素と燐の２種類にすることにより、あるいは
それぞれの濃度を変えることによって、ＰＮ接合タイオ
ードの耐圧をコントロールすることもできる。
次に、本実施例の構造を製造する方法について説明する
。
。
まず、Ｐ型Ｓｉ基板１に選択酸化を行なってフィールド
酸化膜２を形成し、ダイオード形成領域上の薄い酸化膜
を除去した後、選択的にＰ型Ｓｉ基板１のエツチングを
行ない第１の凹部を形成する。
酸化膜２を形成し、ダイオード形成領域上の薄い酸化膜
を除去した後、選択的にＰ型Ｓｉ基板１のエツチングを
行ない第１の凹部を形成する。
次に、例えば熱酸化法により、表面全体に酸化膜を形成
する。この酸化膜は、側壁酸化膜となるため、ダイオー
ドの耐圧に充分耐る膜厚を要す。
する。この酸化膜は、側壁酸化膜となるため、ダイオー
ドの耐圧に充分耐る膜厚を要す。
続いて、全体にＲＩＥ法によるエツチング（エッチバッ
ク）を行ない、側壁酸化膜４のみを残し、他の領域の酸
化膜を除去する。
ク）を行ない、側壁酸化膜４のみを残し、他の領域の酸
化膜を除去する。
その後、フォトリングラフィ技術およびイオン注入技術
により、Ｐ型不純物拡散層５を形成する。
により、Ｐ型不純物拡散層５を形成する。
次に、ＣＶＤ法によりポリシリコン膜の成長を行ない、
エッチバックを行なうことにより埋込み部分のポリシリ
コンのみを残し、他の部分のポリシリコンはエツチング
除去する。この後、選択的にＮ型不純物拡散層を形成す
るための不純物をポリシリコン中に導入してＮ型埋込み
ポリシリコン７を形成し、熱処理を行なうことで、Ｎ型
不純物拡散層６を形成する。
エッチバックを行なうことにより埋込み部分のポリシリ
コンのみを残し、他の部分のポリシリコンはエツチング
除去する。この後、選択的にＮ型不純物拡散層を形成す
るための不純物をポリシリコン中に導入してＮ型埋込み
ポリシリコン７を形成し、熱処理を行なうことで、Ｎ型
不純物拡散層６を形成する。
次に、フィールド酸化膜２で覆われていない部分に、熱
酸化により薄い酸化膜１１を形成する。
酸化により薄い酸化膜１１を形成する。
最後に、眉間絶縁膜３．コンタクト開口、Ａｊ配線８等
を形成し、本実施例の半導体装置の構造を完成する。
を形成し、本実施例の半導体装置の構造を完成する。
本実施例ではＰ型基板上のＮ型不純物拡散層でのＰＮ接
合について説明したが、Ｎ型基板上のＰ型不純物拡散層
でのＰＮ接合でも同等の効果が得られる。
合について説明したが、Ｎ型基板上のＰ型不純物拡散層
でのＰＮ接合でも同等の効果が得られる。
第２図は、本発明の第２の実施例の断面図である。Ｎ型
埋込みポリシリコン７、Ｐ型不純物拡散層５．Ｎ型不純
物拡散層６等の構造、形成方法は、第１の実施例と同じ
である。
埋込みポリシリコン７、Ｐ型不純物拡散層５．Ｎ型不純
物拡散層６等の構造、形成方法は、第１の実施例と同じ
である。
Ｐ型Ｓｉ基板１への電極を形成する場所は、シリーズ抵
抗が最小になるように、最もＰ型不純物拡散層５に近い
領域にすべきである。Ｎ型埋込みポリシリコン７の形成
方法と同様の方法により、Ｐ壁埋込みポリシリコン１０
を形成し、Ｎ型不純物拡散層６を形成する時の熱処理で
Ｐ型不純物拡散層９も同時に形成する。
抗が最小になるように、最もＰ型不純物拡散層５に近い
領域にすべきである。Ｎ型埋込みポリシリコン７の形成
方法と同様の方法により、Ｐ壁埋込みポリシリコン１０
を形成し、Ｎ型不純物拡散層６を形成する時の熱処理で
Ｐ型不純物拡散層９も同時に形成する。
これにより、Ｐ型Ｓｉ基板１側のシリーズ抵抗を最小に
することが可能となる。
することが可能となる。
以上説明したように本発明は、実施例に示した導電型の
場合において、Ｎ型埋込みポリシリコンを拡散源として
形成したＮ型不純物拡散層とあらこしぬ形成しておいた
第１の凹部下部のＰ型不純物拡散層とによりＰＮ接合を
形成しており、Ｎ型埋込みポリシリコンは第１の凹部の
側壁に形成された絶縁膜によりＰ型基板と絶縁されてい
るため、ＰＮ接合ダイオードのブレークダウンを起す箇
所はＰ型基板の内部となり、Ｐ型基板の表面濃度のばら
つきの影響を受けることはまったくないことになる。
場合において、Ｎ型埋込みポリシリコンを拡散源として
形成したＮ型不純物拡散層とあらこしぬ形成しておいた
第１の凹部下部のＰ型不純物拡散層とによりＰＮ接合を
形成しており、Ｎ型埋込みポリシリコンは第１の凹部の
側壁に形成された絶縁膜によりＰ型基板と絶縁されてい
るため、ＰＮ接合ダイオードのブレークダウンを起す箇
所はＰ型基板の内部となり、Ｐ型基板の表面濃度のばら
つきの影響を受けることはまったくないことになる。
また、ＰＮ接合ダイオードのブレークダウンを起す箇所
の近傍には正孔を捕獲しやすい酸化膜はほとんどなく、
クランプ電圧の時間変動もほとんどないクランプ用ＰＮ
接合タイオードを実現できる。
の近傍には正孔を捕獲しやすい酸化膜はほとんどなく、
クランプ電圧の時間変動もほとんどないクランプ用ＰＮ
接合タイオードを実現できる。
これらの効果は、導電型を逆転しても同様に得られる。
第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図、第３図は従来のＰＮ接合ダ
イオードの断面図である。 １・・・Ｐ型Ｓｉ基板、２・・・フィールド酸化膜、３
・・眉間絶縁膜、４・・・側壁酸化膜、５．９・・・Ｐ
型不純物拡散層、６・・・Ｎ型不純物拡散層、７・・・
Ｎ型埋込みポリシリコン、８・・・Ａ（配線、１０・・
・Ｐ壁埋込みポリシリコン、１１．ｌｌａ・・・薄い酸
化膜。
明の第２の実施例の断面図、第３図は従来のＰＮ接合ダ
イオードの断面図である。 １・・・Ｐ型Ｓｉ基板、２・・・フィールド酸化膜、３
・・眉間絶縁膜、４・・・側壁酸化膜、５．９・・・Ｐ
型不純物拡散層、６・・・Ｎ型不純物拡散層、７・・・
Ｎ型埋込みポリシリコン、８・・・Ａ（配線、１０・・
・Ｐ壁埋込みポリシリコン、１１．ｌｌａ・・・薄い酸
化膜。
Claims (1)
- 【特許請求の範囲】 １、一導電型の半導体基板の所定領域にエッチングによ
り形成された第１の凹部と、 前記第１の凹部の側壁に形成された絶縁膜と、前記第１
の凹部に埋込まれた逆導電型のポリシリコンと、 前記逆導電型のポリシリコン下部の前記半導体基板に、
前記逆導電型のポリシリコンからの熱拡散により形成さ
れた逆導電型の第１の拡散層と、前記逆導電型のポリシ
リコン下部の前記半導体基板に形成された一導電型の第
２の拡散層と、を有することを特徴とする半導体装置。 ２、前記半導体基板の所定領域にエッチングにより形成
された第２の凹部と、 前記第２の凹部の側壁に形成された絶縁膜と、前記第２
の凹部に埋込まれた一導電型のポリシリコンと、 前記一導電型のポリシリコン下部の前記半導体基板に、
前記一導電型のポリシリコンからの熱拡散により形成さ
れた逆導電型の第３の拡散層と、を有することを特徴と
する請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8269090A JP2926854B2 (ja) | 1990-03-29 | 1990-03-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8269090A JP2926854B2 (ja) | 1990-03-29 | 1990-03-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03280582A true JPH03280582A (ja) | 1991-12-11 |
| JP2926854B2 JP2926854B2 (ja) | 1999-07-28 |
Family
ID=13781414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8269090A Expired - Lifetime JP2926854B2 (ja) | 1990-03-29 | 1990-03-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2926854B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6740552B2 (en) | 1996-03-01 | 2004-05-25 | Micron Technology, Inc. | Method of making vertical diode structures |
| JP2009277756A (ja) * | 2008-05-13 | 2009-11-26 | Denso Corp | ツェナーダイオードおよびその製造方法 |
-
1990
- 1990-03-29 JP JP8269090A patent/JP2926854B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6740552B2 (en) | 1996-03-01 | 2004-05-25 | Micron Technology, Inc. | Method of making vertical diode structures |
| US6784046B2 (en) | 1996-03-01 | 2004-08-31 | Micron Techology, Inc. | Method of making vertical diode structures |
| US6787401B2 (en) | 1996-03-01 | 2004-09-07 | Micron Technology, Inc. | Method of making vertical diode structures |
| US7166875B2 (en) | 1996-03-01 | 2007-01-23 | Micron Technology, Inc. | Vertical diode structures |
| US7170103B2 (en) | 1996-03-01 | 2007-01-30 | Micron Technology, Inc. | Wafer with vertical diode structures |
| US7279725B2 (en) | 1996-03-01 | 2007-10-09 | Micron Technology, Inc. | Vertical diode structures |
| US7563666B2 (en) | 1996-03-01 | 2009-07-21 | Micron Technology, Inc. | Semiconductor structures including vertical diode structures and methods of making the same |
| US8034716B2 (en) | 1996-03-01 | 2011-10-11 | Micron Technology, Inc. | Semiconductor structures including vertical diode structures and methods for making the same |
| JP2009277756A (ja) * | 2008-05-13 | 2009-11-26 | Denso Corp | ツェナーダイオードおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2926854B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1063731A (en) | Method for making transistor structures having impurity regions separated by a short lateral distance | |
| KR920005513B1 (ko) | 기생트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법 | |
| JP3307112B2 (ja) | 半導体装置の製造方法 | |
| KR0128339B1 (ko) | Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법 | |
| KR960019776A (ko) | 반도체장치 및 그 제조방법 | |
| KR890011033A (ko) | 반도체장치의 제조방법 | |
| JPH03280582A (ja) | 半導体装置 | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| JPH0555593A (ja) | 絶縁ゲート形電界効果トランジスタの製造方法 | |
| US5143859A (en) | Method of manufacturing a static induction type switching device | |
| JPS63166271A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2817247B2 (ja) | 半導体装置 | |
| KR100385655B1 (ko) | 바이폴라트랜지스터및그제조방법 | |
| JP2809662B2 (ja) | 二重拡散型ｍｏｓｆｅｔ装置の製造方法 | |
| JP2859400B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| KR900017177A (ko) | 반도체 장치 및 그 제조방법 | |
| US20040191995A1 (en) | Method of manufacturing a semiconductor device | |
| KR100193338B1 (ko) | 반도체 소자의 분리 구조 및 이의 제조 방법 | |
| JPH01123474A (ja) | 絶縁ゲート型半導体装置 | |
| KR20010078344A (ko) | 집적된 주입 논리 셀의 반도체 장치 및 그 제조 프로세스 | |
| KR0151122B1 (ko) | 바이폴라소자의 제조방법 | |
| JPH02180022A (ja) | 半導体装置の製造方法 | |
| JPH06326320A (ja) | 半導体装置及びその製造方法 | |
| JPH0335533A (ja) | 半導体装置の製造方法 |