JPH03280722A - ディジタル・アナログ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＰＷＭ方式のディジタル・アナログ変換回路に
関し、特に小電力を用いたＰＷＭ波をフィルタで平滑化
して使用するディジタル・アナログ変換回路に関する。

〔従来の技術〕

従来のかかるディジタル・アナログ変換回路（以下、Ｄ
／Ａ変換回路と称す）は種々の形式があるが、特にモー
タ制御などの用途にはパルス幅変調（以下、ＰＷＭと称
す）回路が用いられている。

このＰＷＭ回路はディジタル回路で構成するため、小型
化され且つ変換精度が良く、集積回路化にも適している
。このため、サーボ制御用の集積回路に広く利用されて
いる。また、ＰＷＭ波で大電力のモータを駆動するとき
は、ＰＷＭ波を直接モータに印加するが、ＶＴＲの回転
へラドモータのように信号を記録再生する機構に用いら
れるモータの場合は、ＰＷＭ波をフィルタで平滑化して
から印加する。これはＰＷＭ波のりプル分が記録再生信
号にジッタを生じさセることや、モータのうなりあるい
は不要電波の放射などを防止３゛るためである。

上述したＰＷＭｅを平滑化するには、ＰＷＭ繰り返１−
周期の１０倍以上の時定数を持つフィルタを接続しなけ
ればならない。例えば、前述したＶＴＲの回転−・ラド
モータのサーボ制御回路では、ハードウェアの限界のた
めにＰＷＭ繰り返し周期は５０［Ｉμｓ］（繰り返り周
波数２０［ｋＨｚ］）程度である。従って、平滑化のだ
めのフィルタの時定数は５００「μＳ口以上になる。と
ころが、ＶＴＲの回転−＼ラドモータのサーボ制御にお
いて、サンプリング周期は１［ｍＳ］以下が要求されて
いる。

このため、フィルタの時定数による遅れは無視できず、
サーボ制御特性に悪影響をおよぼしている。

第１０図はかかる従来の一例を説明するためのＰＷＭ波
平滑後のタイミング図である。

第１０図に示づように、かかる波形は時定数τ１０Ｔ（
ＴはＰＷＭ繰り返し周期）の１次フィルタｌ　／　ｃ　
１　＋ｊｗτ）でＰＷＭ波を平滑した場合を示している
。例えば、回転−・ッドモ・−夕のサーボ制御回路は、
ロックしたときにＰＷＭ波のデ。

ティ比が５０［％］前後になるように設計するから、こ
こではデユーティ比が１５０［％］前後における動作に
ついて説明する。

第１０図においては、時刻Ｏのときにテユティ比な５０
［％］から５２［％］に変更しており、また平滑後の平
均値が５２［％］に十分近づくためには、τの約２倍す
なわち２０Ｔ以上の時間が必要である。、１−かるに、
前述したサーボ制御のサンプリング周期］、［ｍＳ］は
ＰＷＭ繰り返１−周波数Ｔ＝５０［μＳ］の２０倍であ
るので、フィルタの遅れはサンプリング周期と同等にな
ってしまっている。このため、位相の回り込みが無視で
きず且つ所望のサーボ特性を実現できないばかりでなく
、サーボ系の安定性を損なうなどの不具合を引き起こし
てしまっている。

〔発明が解決１〜ようとする課題〕 」二連した従来のＤ／Ａ変換回路は、設定値に比例した
チューティ比を有するＰＷＭ波を発生させ、フィルタで
千消化してアナログ電圧を得る構成になっている。従っ
て、設定値を変更するときは、平滑化のためのフィルタ
の時間応答分だけ出力アナログ電圧に遅れを生じるとい
う欠点がある。

本発明の目的は、かかる設定値変更の際の出力アナログ
電圧の遅れを低減させることのできるＤ／Ａ変換回路を
提供することにある。

〔課題を解決するための手段〕

本発明のＤ／Ａ変換回路は、設定値に比例したチューテ
ィ比を有するパルス幅変調波を発生するパルス幅変調回
路と、前記設定値を第１の値から第２の値に変更すると
きの差分を生成する差分演算回路と、前記設定値を前記
第１の値から前記第２の値に変更した直後の前記パルス
幅変調波の１周期の期間は前記差分に所定の関数を施し
た値たけ前記デユーティ比を変更する回路とを含んで構
成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第一の実施例を示すＤ／Ａ変換回路の
ブロック図である。

第１図に示すように、本実施例はＰＷＭ回路１から繰り
返し周期Ｔう１．−５０［μＳ］でハイアクティブのＰ
ＷＭ波をＰＷＭ信号線２に出力する。

このＰＷＭ回路１に数値ｎ（ｎ＝＝ｏ、］、、２．　・
−１００）を設定すると、デユーティ比がｎ［％］のＰ
ＷＭ波を出力する。また、エツジ検出回路３はこのＰＷ
Ｍ波の立上りおよび立下りエツジを検出１７、その論理
をとって）・リガ信号線４にトリガ信号を出力する。後
述する符号ラッチ９に接続された符号信号線１０がハイ
レベルのときは、ＰＷＭ波の立下りエツジを検出１７、
逆にロウレベルのときは、立上りエツジを検出する。ト
リガ信号線４に接続されたクロック回路５は周期ＴＣ＝
５［μＳ］のクロック信号を発生し７、トリガ信号線４
からトリガ信号を入力したときは、クロック信号をトリ
ガ信号に同期化する。ブリセット力１クンタフはクロッ
ク信号線６からのクロック信号によって値を１ずつ減少
するデクリメントカウンタであり、■・リガ信号線４か
らのトリガ信号によって計数動作を開始し、値がＯにな
ったとき計数動作を停止する。この計数動作開始から計
数動作停止までの間だけ、タイマ信号線８にハイレベル
のタイマ信号を出力する。また、符号ラッチ９はプリセ
ットカウンタ７に設定するプリセット値の符号を記憶す
るラッチであり、符号が正のときはハイレベルを、また
符号が負のときはロウレベルをそれぞれ符号信号として
前述した符号信号線１０に出力する。

選択回路１１はＰＷＭ信号線２に送出されたＰＷＭ波と
符号信号線１０に送出された符号信号のいずれかをタイ
マ信号線８からのタイマ信号に基づき選択し、その出力
信号を出力信号線１２に出力する。更に、マイクロコン
ピュータ１５は差分演算回路を含み、ＰＷＭ回路１に設
定する値（データ）をバス１３に出力する一方、差分演
算回路を用いて前回の設定値と今回の設定値の差を演算
し且つその結果をバス１４に出力する。このとき、差の
絶対値をプリセットカウンタ７に、また符号を符号ラッ
チ９にそれぞれ設定する。このとき、符号が正のときは
ハイレベル、負のときはロウレベルをそれぞれ符号ラッ
チ９に格納する。

尚、第１図では図示していないが、出力信号線１２には
平滑化のためのフィルタを接続する。このフィルタは時
定数τがτ＝　１０　ＴＰＷＭ＝　５００［μＳ］の一
次フィルタである。

上述した構成のＤ／Ａ変換回路において、クロック信号
の周期ＴＣ”５［μＳ］はフィルタの時定数τ＝５００
［μＳ］などに基づいて算出した数値であるが、この算
出方法については後述する。

第２図は第１図における変換回路の動作を説明するため
のタイミング図である。

第２図に示すように、かかるタイミングはＰＷＭ波のデ
ー−ティ比を５０［％コから５２［％］に変更するとき
の動作タイミングである。このＰＷＭ波のデユーティ比
を５２［％］にするには、ＰＷＭ回路１に数値５２を設
定する。一方、マイクロコンピュータ１５は変更後の設
定値５２をバス１３に出力するとともに、変更後の設定
値５２および変更前の設定値５０の差分５２−５０＝＋
２を計算し、この差分値を時刻ｔｌに、バス１４へ出力
する。従って、プリセットカウンタ７には２が設定され
るとともに、符号ラッチ９はハイレベルがラッチされ、
符号信号線１０をハイレベルにする。

次に、時刻ｔ２から次のＰＷＭ周期が始まる。

このとき、ＰＷＭ信号線２のＰＷＭ波はデユティ比５２
［％コとなっている。しかるに、符号信号線１０がハイ
レベルでありエツジ検出回路３を立下りエツジ検出に設
定しているため、ＰＷＭ信号線２の立下り時刻ｔ３にト
リガ信号線４にトリガ信号を出力する。このトリガ信号
によりクロック回路５は同期化されるので、プリセット
カウンタ７は計時動作を開始する。それ故、時刻ｔ３か
ら２Ｔｏ＝１０［μＳコの間タイマ信号線８にハイレベ
ルのタイマ信号が出力される。

次に、タイマ信号線８がハイにベルのときは、選択回路
１１が符号信号線１０を選択しているので、出力信号線
１２には時刻ｔ３から時刻ｔ４までの間ハイレベルを出
力する。従って、時刻ｔ４からｔ、までのＩＰＷＭ周期
の間は、出力信号線１２のＰＷＭ波のパルス幅が２ＴＣ
＝１０［μＳ］たけ増加する。

第３図は第１図における変換回路の動作を説明するため
の第２図と同様のタイミング図である。

第３図に示すように、かかるタイミングはＰＷＭ波のデ
ユーティ比を５２０％］から４９０％］に変更するとき
の動作タイミングである。このＰＷＭ波のデユーティ比
を４９［％コにするには、ＰＷＭ回路回路数値４９を設
定する。一方、マイクロコンピュータ１５は変更後の設
定値４９をバス１３に出力するとともに、変更後の設定
値４９と変更前の設定値５２との差４９−５２＝−３を
計算し、この差分値を時刻ｔ６にバス１４へ出力する。

従って、プリセットカウンタ７には３を設定するととも
に、符号ラッチ９にはロウレベルをラッチし、符号信号
線１０をロウレベルにする。

次に、符号信号線１０がロウレベルでありエツジ検出回
路３を立上りエツジ検出に設定しているため、ＰＷＭ信
号線２の立上り時刻ｔ７には、トリガ信号線４にトリガ
信号を出力する。このトリ力信号によりクロック回路５
は同期化されるので、ブリ七ットカウンタ７は計時動作
を開始する。それ故、時刻ｔ７から３Ｔ９ニ１５１］μ
Ｓ］の間のタイマ信号線８にハイレベルのタイマ信号を
出力する。

また、符号信号線１０げ、ロウレベルであるから、時刻
ｔ、から時刻ｔ８の間、出力信号線１２にロウレベルを
出力することになる。従って、時刻ｔ７から時刻ｔ、ま
での１．ｌ）ＷＭ周期の間は、出力信号線１２のＰＷＭ
パルス幅を３Ｔｃ＝１５［μＳ］たけ減少する。

第４図は第１図に示す出力線に平滑フィルタを接続した
ときの動作タイミング図である。

第４図に示すように、この動作タイミングは上述１７た
回路で、出力信号線１２に平滑化のための続１−たとき
の平滑後の波形を表わしている。かかる平滑波形はＰＷ
Ｍ波のチューティ比を５０１％］から５２「％〕に変更
した場合も、また５２１］％コから４９「％〕に変更１
−だ場合も、ＰＷＭ波２周期程度の時間で所望の電圧に
到達することができ、フィルタによる遅延は従来例に比
ヘイ）とはるかに小さい。

例えば、上述したＤ／Ａ変換回路をＶＴＲの回転−ラド
モータのサーポ制御回路に使用した場合、フィルタによ
る遅延が位相の回り込みとなる不具合は解消され、良好
なサーポ特性が得られる。

尚、上述した例ではフィルタの時定数τがＰＷＭ周期Ｔ
８１．の１０倍の１次フィルタについて述べたが、フィ
ルタの時定数や次数が本例と異なる場合もクロック回路
５の発振周期を変更するだけで対応することができる。

次に、−例として時定数τ＝　ｋ　Ｔ　ｐｗ、、バに：
定数）０１次フィルターーーーーーーーーーの場合につ
いて、り１＋」ωｋＴ、、□、。

ロック回路５の発振周期Ｔｃの計算力法を第５図を参照
して説明する。

第５図は第１図におけるＰＷＭ波および］次フィルタ通
過後の波形の特性図である。

Ａ特性およびＢ特性のようになる。ところが、Ｔ　ＰＷ
Ｍ　＜τであるため、実際には直線ＣおよびＤのように
近似することができる。また、Ｔ　ｐ＝、ｔ　＜：τか
ら、ｙ、ξ）・２である。そこで、直線Ｃおユ゛ひＤに
’ｊ　１＝Ｙ２＝Ｙ（チューティ比）を代入すると、と
なる。かかる（１）式は直線Ｃを表わ（−１また（２）
式は直線りを表わす。従って、ＰＷＭ波がハイ１／べで
下降する。

上述１７た第１図の回路において、ＰＷＭ回路１の設定
値を差分ｍだけ増加すると、ＰＷＭ波のハイレベルの時
間がｍＴｃだけ増加し、ロウレベルの時間がｍＴｃだけ
減少する。従って、平滑後の波形は、 たけ上昇することになる。一方、ＰＷＭ回路回路膜定値
ｋｍたけ増加することは、平均値を一００ （１００はＰＷＭ波の分解能）たけ増加することに等し
いから、 となる。こｈ、より、 Ｔ、二　　　　ＴＰい、　　　　　　　　　　　　・・
・・・・（３）００ とすることにより、本実施例で述べたフィルタによる時
間遅れが低減される。

また、ここては設定値を増加する場合を述べたが、減少
する場合も同様に（３）式が得られる。

従って、クロック回路５の発振周期Ｔ。を（３）式の値
に設定することにより、任意の１次フィルタに対応する
ことができる。また、フィルタの次数が１次以外の場合
もＰＷＭ波に対する応答を直線で近似し、」−述した手
法と同様にＴＣとＴ　ｐｗユ、の関係を導出すれば良い
。

要するに、本実施例のＤ／Ａ変換回路は、ＰＷＭ波の平
滑用フィルタによる遅れを非常に小さくすることができ
、従来のフィルタによる遅延のために性能を制限せざる
を得なかったサーボ制御等の応用にも性能を向上するこ
とができる。

第６図は本発明の第二の実施例を示すＤ／Ａ変挽回路の
ブロック図である。

第６図に示すように、本実施例はＰＷＭ回路１０１がモ
ジュロレジスタ１０３又はモジュロレジスタ１０４の設
定値に比例したチューティ比のＰＷＭ波を発生し、それ
を出力信号線１０７に出力する。この設定値がｎのとき
は、デユーティ比ｎ［％コのＰＷＭ波を発生する。選択
回路１０２は選択信号線１０８がハイレベルのときはモ
ジュロレジスタ１０３を選択し、ロウレベルのときはモ
ジュロレジスタ１０４を選択する。このモジュロレジス
タ１０３，１０４は共にＰＷＭ回路１０１に設定するモ
ジュロ値を保持するレジスタであった。また、マイクロ
フンピユータ１０５は前述した第一の実施例と同様に差
分演算回路を含んでおり、ＰＷＭ回路１０１に設定する
値をモジュロレジスタ１０４に設定する値をモジュロレ
ジスタ１０４に設定するとともに、 〔前回の設定値−今回の設定値〕×ｌＯ＋今回の設定値
・・・（４）（４）式に記載の値を設定し且つその結果
をモジュロレジスタ１０３に設定する。このとき、同時
にライト信号線１０９にパルスを出力する。尚、ここで
（４）式の計数１０は第一の実施例において、Ｔｃ”　
　ＴＰＷＭとしたことと同じ理由による。更に、０ ワンショット回路１０６は出力信号線１０７のＰＷＭ波
に同期してＰＷＭ波１周期の幅のパルスを発生し、それ
を選択信号線１０８に出力する回路である。すなわち、
ライト信号線１０９からパルスを入力したときは、ハイ
レベルのパルスを出力し、それ以外のときはロウレベル
を圧力する。

第７図は第６図における変換回路の動作を説明するため
のタイミング図である。

第７図に示すように、この例はＰＷＭ波のデユーティ比
を５０［％］から５２口％コに変更するときのタイミン
グである。まず、時刻ｔ１において、マイクロコンピュ
ータ−０５はモジュロレジスター０４に数値５２を設定
するとともに、前述した（４）式に基づき、（５２−５
０）Ｘ　１０＋５２７２を計算し、モジュロレジスター
０３に７２を設定する。このときライト信号線１０９に
パルスを出力する。次に、時刻ｔ２からｔ３までの間、
すなわち次のＰＷＭ周期、ワンショット回路１０６は選
択信号線１０８にハイレベルを出力する。これにより、
選択回路１０２は時刻ｔ２からｔ３までの間モジュロレ
ジスタ１０３を選択し、時刻ｔ３以降はモジュロレジス
タ１０４を選択する。

従って、出力信号線１０７のＰＷＭ波形は、時刻ｔ２か
らｔ３までの１周期がデイ−ティ比７２［％］であり、
時刻ｔ３以降はデユーティ比５２［％］となる。要する
に、この波形は前述した第２図の圧力信号線１２の波形
と同様である。

第８図は第６図における変換回路の第７図とは別の動作
例を説明するためのタイミング図である。

第８図に示すように、デユーティ比を５２０％］から４
９［％コに変更するときのタイミングである。

かかる例におけるマイクロコンピュータ１０５やモジュ
ロレジスタ１０３，１０４等の動作は、前述した第７図
の場合と同様であるので、その説明は省略する。尚、こ
の場合に時刻ｔ５からｔ６のＰＷＭ波１周期の期間はデ
ユーティ比が２２［％］となり、時刻ｔ６以降はデユー
ティ比が４９［％］となる。

第９図は第６図に示す出力線に平滑フィルタを接続した
ときの動作タイミング図である。第９図に示すように、
ここではデユーティ比を５０口％コー５２［％］→４９
［％］に変更したときの平滑波形を表わしている。上述
した平滑化のためのフィルタは従来例と同じであるが、
本実施例においても、前述した第一の実施例と同様の効
果が得られる。

また、第一の実施例においては、平滑化のためのフィル
タを変更したときはクロック回路５を変更する必要があ
ったが、かかる第二の実施例では（４）式を変更するだ
けでよい。すなわち、本実施例はマイクロコンピュータ
１０５のプログラムを変更することにより、フィルタの
変更に対応できるという利点がある。

尚、上述した第一および第二の実施例においては、デユ
ーティ比の変更量に比例した値だけＰＷＭ波のパルス幅
を変更する例を説明したが、これはフィルタの応答波形
を直線に近似することな前提としている。すなわち、第
二の実施例において、マイクｒココ〕／ピユータ１０５
の演算速度が十分速い場合は、フィルタの応答波形を厳
密に計算する方法にしてもよい。この場合はフィルタの
時定数τがＰＷＭ周期ＴＰっ、に対Ｉ〜で十分大きくな
い場合も本実施例と同様の効果が得られる。

〔発明の効果〕

以上説明１〜だように、本発明のＤ／Ａ変換回路は、デ
ユーティ比を変更するときはＰＷＭ波１周期の期間だけ
変更量に応じてデユーティ比を増減する回路を有してい
るので、平滑化のためのフィルタによる時間遅れをＰＷ
Ｍ波２周期分程度に低減できるという効果がある。特に
、この時間遅れは従来の約１／１０であるので、サーボ
制御などには、特性を大輔に改善することができる。

【図面の簡単な説明】

第１図は本発明の第一の実施例を示すＤ／Ａ変換回路の
ブロック図、第２図および第３図はそれぞれ第１図にお
ける変換回路の動作を説明するためのタイミング図、第
４図は第１図に示す出力線に平滑フィルタを接続１．た
とぎの動作タイミング図、第５図は第１図におけるＰＷ
Ｍ波および１次フィルタ通過後の波形の特性図、第６図
は本発明の第二の実施例を示ｔＤ／Ａ変換回路のブｌ−
１１ツタ図、第７図および第８図はそＡ１ぞれ第６図に
おける変換回路の動作を説明するためのタイミング図、
第９図は第６図に示す出力線に平滑フィルタな接続し７
たときの動作タイミンク図、第１０図は従来の一例を説
明するだめのＰＷＭ波平滑後のタイミング図である。 １・・・・・・ＰＷＭ回路、２・・・・・ＰＷＭ信号線
、３・・・・・・エツジ検出回路、４・・・・・・Ｉ−
’）ガ信号線、５・・・・・・クロック回路、６・・・
・・・クロック信号線、７・・・・・・プリセットカウ
ンタ、８・・・・・・タイマ信号線、９・・・・・・符
号ラッチ、１０・・・・・・符号信号線、１１・・・・
・・選択回路、１２・・・・・・出力信号線、１３゜１
４・・・・・・バス、１５・・・・・・マイクＩ：ｌコ
）／ビュー・夕、１０１・・・・・・ＰＷＭ回路、１０
２・・・・選択回路、１０３．１０４・・・・・・モジ
ュロレジスタ、・・・・−・マイクロコンピュータ、１
０６・・・・ショッ）・回路、１０７・・・・・・出力
信号線、１・・・・・・選択信号線、１０９・・・・・
・ライト信号線。 ワ

Claims (1)

1. 【特許請求の範囲】 １、設定値に比例したデューティ比を有するパルス幅変
   調波を発生するパルス幅変調回路と、前記設定値を第１
   の値から第２の値に変更するときの差分を生成する差分
   演算回路と、前記設定値を前記第１の値から前記第２の
   値に変更した直後の前記パルス幅変調波の１周期の期間
   は前記差分に所定の関数を施した値だけ前記デューティ
   比を変更する回路とを含むことを特徴とするディジタル
   ・アナログ変換回路。 ２、請求項１記載の所定の関数は正比例関数であること
   を特徴とするディジタル・アナログ変換回路。