JPH03283466A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH03283466A JPH03283466A JP8275890A JP8275890A JPH03283466A JP H03283466 A JPH03283466 A JP H03283466A JP 8275890 A JP8275890 A JP 8275890A JP 8275890 A JP8275890 A JP 8275890A JP H03283466 A JPH03283466 A JP H03283466A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- insulating film
- thin film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 239000010408 film Substances 0.000 claims abstract description 88
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000011521 glass Substances 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 238000007796 conventional method Methods 0.000 abstract description 2
- 238000003475 lamination Methods 0.000 abstract description 2
- 239000002356 single layer Substances 0.000 abstract description 2
- 230000007847 structural defect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 14
- 238000000059 patterning Methods 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はガラスを基板とする薄膜トランジスタ(TPT
)に関し、特にそのゲート絶縁膜の構造に関する。
)に関し、特にそのゲート絶縁膜の構造に関する。
[従来の技術]
従来、薄膜トランジスタのゲート絶縁膜は単一のシリコ
ン窒化膜で形成される。
ン窒化膜で形成される。
第3図 (a)〜(e)は従来の逆スタガード型薄膜ト
ランジスタの製造方法を示す工程順序図で、まずガラス
基板1の上面にゲート電極2がクロム(Crlスパッタ
膜のバターニングによって形成された後[第3図(a)
] 、ゲート絶縁膜としてシリコン窒化膜3が形成さ
れる状態を示したものである[第3図(b)]。ついで
チャネル領域を構成するためのアモルファスシリコン膜
6およびリン(P)などの不純物を添加したオーミック
コンタクト用のアモルファスシリコン膜7を順次バター
ニング形成した後[第3図(cl、(di ] 、ゲー
ト絶縁膜から延びるガラス基板1上のシリコン窒化膜3
上にソース、ドレイン電極8.9をクロムfcr)金属
膜のバターニングでそれぞれ形成することによって薄膜
トランジスタは完成される[第3図(e)]。
ランジスタの製造方法を示す工程順序図で、まずガラス
基板1の上面にゲート電極2がクロム(Crlスパッタ
膜のバターニングによって形成された後[第3図(a)
] 、ゲート絶縁膜としてシリコン窒化膜3が形成さ
れる状態を示したものである[第3図(b)]。ついで
チャネル領域を構成するためのアモルファスシリコン膜
6およびリン(P)などの不純物を添加したオーミック
コンタクト用のアモルファスシリコン膜7を順次バター
ニング形成した後[第3図(cl、(di ] 、ゲー
ト絶縁膜から延びるガラス基板1上のシリコン窒化膜3
上にソース、ドレイン電極8.9をクロムfcr)金属
膜のバターニングでそれぞれ形成することによって薄膜
トランジスタは完成される[第3図(e)]。
[発明が解決しようとする課題]
しかしながら、上述した従来構造の薄膜トランジスタは
ゲート絶縁耐圧に大きな問題点を有する。何故ならば、
シリコン窒化膜をガラス基板上に均質に堆積させること
は本来非常に難しい技術であるので、ゲート絶縁膜とし
て利用されるゲート電極2上の膜質は兎も角、ソース。
ゲート絶縁耐圧に大きな問題点を有する。何故ならば、
シリコン窒化膜をガラス基板上に均質に堆積させること
は本来非常に難しい技術であるので、ゲート絶縁膜とし
て利用されるゲート電極2上の膜質は兎も角、ソース。
ドレイン電極8.9の絶縁膜として利用されるガラス基
板l上のシリコン窒化膜3には膜質不良による絶縁耐圧
の低下が常に懸念されるからである。従って、従来構造
のものでは、高耐圧の薄膜トランジスタが得られないと
いう欠点がある。
板l上のシリコン窒化膜3には膜質不良による絶縁耐圧
の低下が常に懸念されるからである。従って、従来構造
のものでは、高耐圧の薄膜トランジスタが得られないと
いう欠点がある。
本発明の目的は、上記の情況に鑑み、ゲート絶縁耐圧を
向上させることが難しい従来技術の構造的欠点を解決し
た薄膜トランジスタを提供することである。
向上させることが難しい従来技術の構造的欠点を解決し
た薄膜トランジスタを提供することである。
C課題を解決するための手段〕
本発明によれば、薄膜トランジスタは、ガラス基板と、
前記ガラス基板上に積層構造に形成されるゲート電極、
ゲート絶縁膜、チャネル形成のための半導体薄層および
ソース、ドレインの各電極とを含んで成り、前記ゲート
絶縁膜をシリコン酸化膜/シリコン窒化膜/シリコン酸
化膜の3層構造に形成することを含んで構成される。
前記ガラス基板上に積層構造に形成されるゲート電極、
ゲート絶縁膜、チャネル形成のための半導体薄層および
ソース、ドレインの各電極とを含んで成り、前記ゲート
絶縁膜をシリコン酸化膜/シリコン窒化膜/シリコン酸
化膜の3層構造に形成することを含んで構成される。
[作 用 ]
本発明によれば、ガラス基板上の薄膜トランジスタは、
シリコン酸化膜を下地とする3層構造のゲート絶縁膜を
備えて形成される。従って、逆スタガード型のようにゲ
ート絶縁膜がガラス基板上に延びる場合でも、ゲート絶
縁膜はきわめて良好な膜質で形成される。また、3層構
造の場合には積層による耐圧性向上の効果も相乗的に加
わるので、ゲート絶縁耐圧を著しく向上させることがで
きる。この際、3層に積層したことによるゲート容量の
低減効果も見込めるので、高周波特性の改善をはかるこ
とが可能である。
シリコン酸化膜を下地とする3層構造のゲート絶縁膜を
備えて形成される。従って、逆スタガード型のようにゲ
ート絶縁膜がガラス基板上に延びる場合でも、ゲート絶
縁膜はきわめて良好な膜質で形成される。また、3層構
造の場合には積層による耐圧性向上の効果も相乗的に加
わるので、ゲート絶縁耐圧を著しく向上させることがで
きる。この際、3層に積層したことによるゲート容量の
低減効果も見込めるので、高周波特性の改善をはかるこ
とが可能である。
「実施例1
以下図面を参照して本発明の詳細な説明する。
本発明薄膜トランジスタの構造は、その製造方法を明ら
かにすることによって容易に理解し得るので、以下これ
に従って説明する。
かにすることによって容易に理解し得るので、以下これ
に従って説明する。
第1図 fal〜(e)は本発明を逆スタガード型の薄
膜トランジスタに実施した場合の一実施例を得るための
製造方法の一手法を示す工程順序図である。まず、ガラ
ス基板1が準備され、この面上に厚さ1000〜200
0人のクロム(Crl金属からなるゲート電極2が従来
と同じく通常のパタニング技術を用いて形成される[第
1図fa)? 、lf@]、つぎに、第1図fbl に
示すようにゲート電極2を含むガラス基板1上にはシリ
コン酸化膜(厚さ500人)4.シリコン窒化膜(厚さ
2000〜3000人)3およびシリコン酸化膜(厚さ
500人)5かもなる3層構造の絶縁膜が形成される。
膜トランジスタに実施した場合の一実施例を得るための
製造方法の一手法を示す工程順序図である。まず、ガラ
ス基板1が準備され、この面上に厚さ1000〜200
0人のクロム(Crl金属からなるゲート電極2が従来
と同じく通常のパタニング技術を用いて形成される[第
1図fa)? 、lf@]、つぎに、第1図fbl に
示すようにゲート電極2を含むガラス基板1上にはシリ
コン酸化膜(厚さ500人)4.シリコン窒化膜(厚さ
2000〜3000人)3およびシリコン酸化膜(厚さ
500人)5かもなる3層構造の絶縁膜が形成される。
すなわち、ガラス基板1上にはシリコン酸化膜4を下地
とするシリコン酸化膜/シリコン窒化膜/シリコン酸化
膜からなる3層構造の絶縁膜がゲート絶縁膜として形成
される[第1図(b)]。
とするシリコン酸化膜/シリコン窒化膜/シリコン酸化
膜からなる3層構造の絶縁膜がゲート絶縁膜として形成
される[第1図(b)]。
以下従来技術と同じく、チャネル領域を構成する厚さ3
000〜5000人のアモルファスシリコン随6方よび
オーミックコンタクト用の厚さ 300〜500人のア
モルファスシリコン膜7を順次パターニング形成した後
[第1図(c) 、 (di参照]、ガラス基板1上に
延び−る3層構造の絶縁膜上に、ソース、ドレイン電極
8.9をそれぞれクロム(Crl金属膜(厚さ1000
〜2000人)のバターニングで形成することによって
薄膜トランジスタを完成させることができる[第1図f
e)参昭1゜ 本実施例によれば、本発明にかかる逆スタガード型の薄
膜トランジスタは、ガラス基板上にシリコン酸化膜を下
地として形成されたシリコン酸化膜/シリコン窒化膜/
シリコン酸化膜の3層構造からなるゲート絶縁膜を含ん
で構成される。従って、ゲート絶縁膜をガラス基板上に
直接形成した単一層のシリコン窒化膜で構成する従来の
薄膜トランジスタに比べれば、膜質の良質化と相俟って
積層による耐圧向上効果が加わるのでゲート絶縁耐圧を
著しく高めることができる。すなわち、実験結果による
と、例えば全体の構造的デイメンジョンを変えない場合
の絶縁耐圧は従来の3MV/cmからIOMV/cmに
飛躍的に向上することが確かめられた。この際、3層構
造とすることによってゲート絶縁膜の個有容量も低減す
ることができるので、ゲート絶縁耐圧と共に高周波特性
が併わせ改善された薄膜トランジスタを得ることが可能
である。
000〜5000人のアモルファスシリコン随6方よび
オーミックコンタクト用の厚さ 300〜500人のア
モルファスシリコン膜7を順次パターニング形成した後
[第1図(c) 、 (di参照]、ガラス基板1上に
延び−る3層構造の絶縁膜上に、ソース、ドレイン電極
8.9をそれぞれクロム(Crl金属膜(厚さ1000
〜2000人)のバターニングで形成することによって
薄膜トランジスタを完成させることができる[第1図f
e)参昭1゜ 本実施例によれば、本発明にかかる逆スタガード型の薄
膜トランジスタは、ガラス基板上にシリコン酸化膜を下
地として形成されたシリコン酸化膜/シリコン窒化膜/
シリコン酸化膜の3層構造からなるゲート絶縁膜を含ん
で構成される。従って、ゲート絶縁膜をガラス基板上に
直接形成した単一層のシリコン窒化膜で構成する従来の
薄膜トランジスタに比べれば、膜質の良質化と相俟って
積層による耐圧向上効果が加わるのでゲート絶縁耐圧を
著しく高めることができる。すなわち、実験結果による
と、例えば全体の構造的デイメンジョンを変えない場合
の絶縁耐圧は従来の3MV/cmからIOMV/cmに
飛躍的に向上することが確かめられた。この際、3層構
造とすることによってゲート絶縁膜の個有容量も低減す
ることができるので、ゲート絶縁耐圧と共に高周波特性
が併わせ改善された薄膜トランジスタを得ることが可能
である。
また、これらの絶縁耐圧向上効果および容量低減効果は
ソース、ドレイン電極直下の絶縁膜についても同様に生
じるので、信頼性向上の効果も大きい。
ソース、ドレイン電極直下の絶縁膜についても同様に生
じるので、信頼性向上の効果も大きい。
第2図 fa)〜fd)は本発明を類スタガード型の薄
膜トランジスタに実施した場合の一実施例を得るための
製造方法の一手法を示す工程順序図である。本実施例の
薄膜トランジスタは、第2図fal に示すように、ガ
ラス基板1上に厚さ1000〜2000人のソース電極
8およびドレイン電極9がクロム(Cr)金属膜のバタ
ーニングでそれぞれ形成される第1の工程から作られる
。つぎに、これら電極上にオーミックコンタクト用のア
モルファスシリコン膜7がパターニング形成され[第2
図fb)参照]、ついでチャネル領域を構成するための
アモルファスシリコン膜6およびシリコン酸化膜4/シ
リコン窒化膜3/シリコン酸化膜5からなる3層構造の
ゲート絶縁膜が順次形成され[第2図fc)参照]、最
後にゲート電極2がクロム(Cr)金属膜のパターニン
グで形成されるまでの諸工程で完成される〔第2図(d
)参照1゜ 本実施例によれば、本発明にかかる順スタガド型の薄膜
トランジスタは、前実施例の逆スタガード型薄膜トラン
ジスタと同じ(シリコン酸化膜/シリコン窒化膜/シリ
コン酸化膜の3層構造からなるゲート絶縁膜を含んで構
成される。従って、本実施例の薄膜トランジスタも亦高
いゲート絶縁耐圧とすぐれた高周波特性を示すことがで
きる。
膜トランジスタに実施した場合の一実施例を得るための
製造方法の一手法を示す工程順序図である。本実施例の
薄膜トランジスタは、第2図fal に示すように、ガ
ラス基板1上に厚さ1000〜2000人のソース電極
8およびドレイン電極9がクロム(Cr)金属膜のバタ
ーニングでそれぞれ形成される第1の工程から作られる
。つぎに、これら電極上にオーミックコンタクト用のア
モルファスシリコン膜7がパターニング形成され[第2
図fb)参照]、ついでチャネル領域を構成するための
アモルファスシリコン膜6およびシリコン酸化膜4/シ
リコン窒化膜3/シリコン酸化膜5からなる3層構造の
ゲート絶縁膜が順次形成され[第2図fc)参照]、最
後にゲート電極2がクロム(Cr)金属膜のパターニン
グで形成されるまでの諸工程で完成される〔第2図(d
)参照1゜ 本実施例によれば、本発明にかかる順スタガド型の薄膜
トランジスタは、前実施例の逆スタガード型薄膜トラン
ジスタと同じ(シリコン酸化膜/シリコン窒化膜/シリ
コン酸化膜の3層構造からなるゲート絶縁膜を含んで構
成される。従って、本実施例の薄膜トランジスタも亦高
いゲート絶縁耐圧とすぐれた高周波特性を示すことがで
きる。
[発明の効果]
以上詳細に説明したように、本発明によれば、薄膜トラ
ンジスタのゲート絶縁膜は良好な膜質のシリコン酸化膜
/シリコン窒化膜/シリコン酸化膜からなる3層構造で
形成されるので、従来より高いゲート絶縁耐圧とすぐれ
た高周波特性をもつ薄膜トランジスタを逆スタガド型ま
たは類スタガード型の区別なく容易に実現することが可
能である。
ンジスタのゲート絶縁膜は良好な膜質のシリコン酸化膜
/シリコン窒化膜/シリコン酸化膜からなる3層構造で
形成されるので、従来より高いゲート絶縁耐圧とすぐれ
た高周波特性をもつ薄膜トランジスタを逆スタガド型ま
たは類スタガード型の区別なく容易に実現することが可
能である。
第1図 (al〜telは本発明を逆スタガード型の薄
膜トランジスタに実施した場合の一実施例を得るための
製造方法の一手法を示す工程順序図、第2図 (a)〜
fd)は本発明を類スタガード型の薄膜トランジスタに
実施した場合の一実施例を得るための製造方法の一手法
を示す工程順序図、第3図 (al〜(e)は従来の逆
スタガード型薄膜トランジスタの製造方法を示す工程順
序図である。 l・・・ガラス基板、 2・・−ゲート電極、3・・
・シリコン窒化膜、 4.5・・−シリコン酸化膜、 6・・・チャネル領域を構成するアモルファスシリコン
膜、 7・・・オ ミックコンタクト用のアモルファス シリコン膜、 8・・・ソ スミ極、 9・・−ドレイン電極。 特 許 出 願 人 日 本電気株式会社
膜トランジスタに実施した場合の一実施例を得るための
製造方法の一手法を示す工程順序図、第2図 (a)〜
fd)は本発明を類スタガード型の薄膜トランジスタに
実施した場合の一実施例を得るための製造方法の一手法
を示す工程順序図、第3図 (al〜(e)は従来の逆
スタガード型薄膜トランジスタの製造方法を示す工程順
序図である。 l・・・ガラス基板、 2・・−ゲート電極、3・・
・シリコン窒化膜、 4.5・・−シリコン酸化膜、 6・・・チャネル領域を構成するアモルファスシリコン
膜、 7・・・オ ミックコンタクト用のアモルファス シリコン膜、 8・・・ソ スミ極、 9・・−ドレイン電極。 特 許 出 願 人 日 本電気株式会社
Claims (1)
- ガラス基板と、前記ガラス基板上に積層構造に形成さ
れるゲート電極、ゲート絶縁膜、チャネル形成のための
半導体薄層およびソース、ドレインの各電極とを含んで
成り、前記ゲート絶縁膜をシリコン酸化膜/シリコン窒
化膜/シリコン酸化膜の3層構造に形成することを特徴
とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8275890A JPH03283466A (ja) | 1990-03-29 | 1990-03-29 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8275890A JPH03283466A (ja) | 1990-03-29 | 1990-03-29 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03283466A true JPH03283466A (ja) | 1991-12-13 |
Family
ID=13783343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8275890A Pending JPH03283466A (ja) | 1990-03-29 | 1990-03-29 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03283466A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500380A (en) * | 1993-04-16 | 1996-03-19 | Goldstar Co., Ltd. | Method for fabricating thin film transistor |
| KR100400253B1 (ko) * | 2001-09-04 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 박막 트랜지스터 제조방법 |
| KR20160084452A (ko) | 2013-11-13 | 2016-07-13 | 유니챰 가부시키가이샤 | 흡수성 물품에 관련된 물품의 집적 장치 및 집적 방법 |
-
1990
- 1990-03-29 JP JP8275890A patent/JPH03283466A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500380A (en) * | 1993-04-16 | 1996-03-19 | Goldstar Co., Ltd. | Method for fabricating thin film transistor |
| KR100400253B1 (ko) * | 2001-09-04 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 박막 트랜지스터 제조방법 |
| KR20160084452A (ko) | 2013-11-13 | 2016-07-13 | 유니챰 가부시키가이샤 | 흡수성 물품에 관련된 물품의 집적 장치 및 집적 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920022372A (ko) | 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조 | |
| JPH01291467A (ja) | 薄膜トランジスタ | |
| JPH0194664A (ja) | 電界効果トランジスタ | |
| KR980005441A (ko) | 반도체 소자의 제조 방법 | |
| JP2592044B2 (ja) | 垂直形薄膜トランジスターの製造方法 | |
| JPS61231761A (ja) | 半導体装置 | |
| JPS6146068B2 (ja) | ||
| JPS5856263B2 (ja) | 半導体装置の製造方法 | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JPH0620136B2 (ja) | 薄膜トランジスタ素子およびその製造方法 | |
| JPH01220475A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| KR100580384B1 (ko) | 게이트절연막을가지고있는박막트랜지스터 | |
| KR100212273B1 (ko) | 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터구조 및 그 제조방법 | |
| JPH039572A (ja) | 半導体装置の製造方法 | |
| JPH0595116A (ja) | 半導体装置及びその製造方法 | |
| JPH0265274A (ja) | 薄膜トランジスタ | |
| JPS60189970A (ja) | 薄膜トランジスタアレイ | |
| JPH04170066A (ja) | 半導体集積回路装置の製造方法 | |
| JP3076504B2 (ja) | 絶縁膜を有する電子装置および絶縁膜の形成方法 | |
| JPH03171775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2638685B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08160452A (ja) | アクティブマトリクス基板 | |
| KR100565840B1 (ko) | 반도체소자 및 그의 제조방법 | |
| JPH09326492A (ja) | 横型絶縁ゲート電界効果トランジスタ用半導体基板及びそれを用いた横型絶縁ゲート電界効果トランジスタ | |
| JPH0568861B2 (ja) |