JPH03284060A - 水平偏向回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＣＲＴ等の受像管を利用したデイスプレィ機器
に用いられる水平偏向回路に関するものである。

〔従来の技術〕

ＣＲＴ等の受像管には、その頚部に水平偏向コイルが装
備され、水平偏向回路からの出力によって電子ビームを
周期的に偏向きせるよう成きれている。

第５図は、従来の水平偏向回路の一例の構成をを示した
回路図であり、これは本件出願人により先に出願された
特願平１−２９０６１号に示されたものである。

すなわち、１は図示きれない前段回路から出力される水
平同期信号パルスＰを受けて、水平同期信号パルスＰに
同期した発振出力Ｖｏｓｃを出力する水平発振回路であ
る。この水平発振回路１からの出力Ｖｏｓｃは、水平励
振回路２に印加され、励振出力Ｖｄを得る。この励振出
力Ｖｄは、一端に電源＋ＥＢが印加された励振トランス
３の他端に印加され、前記励振トランス３の２次側に設
けられたＮＰＮの水平出力トランジスタ４のベース電極
に第１のベース抵抗を介して出力される。

なお、６は前記水平出力トランジスタ４のコレクタ・エ
ミッタ間に並列に接続されたダンパーダイオード、７は
同じく並列接続された帰線共振コンデンサ、８は水平偏
向コイル、９は５字補正コンデンサ、１０は水平出カド
ランス又はフライバックトランスである。

以上、符号１〜１０で示した構成の回路は通常のテレビ
受像機等に採用されているものである。

この様に構成することで、周知の作用により、水平出力
トランジスタ４のコレクタには正弦半波の水平帰線パル
スＶｃが生じ、水平偏向コイル８には入来同期信号に同
期した水平偏向周期のノコギリ波電流Ｉｙが流れる。

そしてこの水平偏向コイル８は、受像！（図示せず）の
頚部に装着され、受像管の電子ビームを左右に偏向する
。

なお１０は、この第５図の回路が水平偏向専用の場合は
水平出カドランスとして働き、１次側巻線１０ａの一端
に直流（電源）電圧子ＥＢが印加され、回路に電力を供
給する。

またこの第５図に示した回路が高圧発生回路を兼ねる場
合は、１０はフライバックトランスとして働き、水平帰
線パルスＶｃを２次側巻線１０ｂに昇圧して出力し、こ
れを！２電流路（図示せず）を通して直流高圧に変換し
た後、°受像管の陽極に加えるように成される。

ここで、もし通常のテレビジョン受像機のように水平偏
向周波数が１５．７５ＫＨｚ付近のものを扱う場合は、
以上の符号１〜１０で示した構成の範囲で十分対応でき
る。

しかし近年ＣＡＤ等に使用される受像管を用いたデイス
プレィ機器では、画像の高精細度化の要求に従って水平
偏向周波数が８４ＫＨｚ、９７ＫＨｚ、１２８ＫＨｚ等
上昇する傾向にある。この様な水平偏向周波数を採用し
ようとした場合、以上符号１〜１０で示した従来のテレ
ビジョン受像機並の回路では、水平出力トランジスタ４
の遮断時のスピードが遅い為、ここに大きな損失を生じ
てしまう。

従って前記トランジスタ遮断時のスピードを上げる為、
通常テレビ受像機の回路に伺等かの対策を施す必要があ
や、第５図における符号１１゜１２で示した構成が採用
し得る。

すなわち、１１は水平発振回路１の出力Ｖｏｓｃの矩形
波の立ち上がりでトリガされ、−定パルス期間（ここで
は負期間）の矩形波Ｖｄｎを出力する単安定マルチバイ
ブレータ（以下ＭＭと称する）である。また１２はこの
矩形波Ｖｄｎを受けてこのパルス期間に水平出力トラン
ジスタ４のベースから蓄積時間中の逆ベース電流Ｉｂｎ
を、第２のベース抵抗１３を通して引き出す蓄積キャリ
ア引出し回路である。

第６図は以上の回路の動作を説明するものである。先ず
Ａは水平発振回路１の出力波形Ｖｏｓｃ示しており、こ
の波形は時刻Ｔ１から一定時間ｔｏｓｃだけ続くパルス
幅を持つ矩形波である。

次いでＢは水平励振回路２の出力波形Ｖｄを示し、これ
は時刻Ｔ１でボトミングするほぼ矩形波状の波形となる
。そしてこの矩形波Ｖｄの立上がり時刻Ｔ２は、先の時
刻Ｔ１より、発振パルス幅ｔｏｓｃと水平励振回路２内
の励振トランジスタの蓄積時間ｔｓｌだけ経過した後に
なる。

またＣは水平出力トランジスタ４のベース電流Ｉｂを示
したもので、時刻Ｔ２から正方向に流れ出し、時刻Ｔ１
でこの電流は負方向に転じる。そして水平出力トランジ
スタ４の蓄積時間ｔｓ２を経過した後、再びゼロに戻る
。

一方、ＭＭＩＩはＤに示す様に、前記発振波形Ｖａｓｅ
の立ち上がり部分でトリガされ、その出力ＶｄｎはＭＭ
ＩＩに外付けされた時定数回路（図示せず）の値によっ
て定まる一定時間ｔｄｎだけ続くボトミング期間を持つ
。

この波形Ｖｃｆｎは、前記蓄積キャリア引出し回路１２
に加えられ、第６図Ｅに示すように波形Ｖｄｎにほぼ相
当し、蓄積キャリア引出し回路１２内のトランジスタの
蓄積時間ｔｓ３の分だけボトミング幅の広い矩形波パル
スＶｎが得られる。この矩形波Ｖ　ｎのパルス輻（ここ
ではボトミング期間）の間に出力トランジスタ４の第２
のベース抵抗１３を通して第６図Ｈに示す様に逆ベース
電流Ｉｂｎが流れる。

そしてこの電流Ｉｂｎを付勢する為、蓄積キャリア引出
し回路１２の動作電源として負の補助電源−Ｅが加えら
れる。

ここでＣに示したベース電流Ｉｂは、ＭＭＩＩおよび蓄
積キャリア引出し回路１２を具備していない通常の回路
では、破線で示した様に時刻Ｔ２で流れ出すが、前記の
様に矩形波Ｖｎを抵抗１３を通して加えた場合、実線に
示す様にＶｎの立ち上がり時刻Ｔ３の時点で流れ出す。

従って同時に出力トランジスタ４のコレクタ電流Ｉｃも
第６図Ｈに示す様に流れ出す。

また一方送ベース電流Ｉｂｎが終了した時刻Ｔ４で出力
トランジスタ４のコレクタ電流Ｉｃはゼロになって遮断
状態に入り、第６図Ｇに示す様に正弦半波状のコレクタ
パルスＶｃが発生する。

このパルスＶｃは、主として帰線共振コンデンサ７と水
平偏向コイル８との共振周期で定まるパルス輻（帰線時
間）ｔｒＯ後、またゼロとなり、この時刻Ｔ５から第６
図Ｈの破線で示す様に、ダンパーダイオード６の電流Ｉ
ｄが流れ出し、時刻Ｔ３で前述したコレクタ電流Ｉｃに
滑らかにつながって行く。

そしてこの様にダンパ電流Ｉｄとコレクタ電流Ｉｃとで
走査期間ｔｓの間、直線的に増加する電流が形成きれる
と、偏向コイル８には帰線共振コンデンサ７の電流と一
緒にノコギリ波電流ｉｙが流れて水平偏向動作を行う。

〔発明が解決しようとする課題〕

ところで第６図Ｈに示すコレクタ電流Ｉｃがゼロレベル
をよぎる時刻をＴ６とすると、　電流Ｉｃの導通開始時
点Ｔ３の位置は帰線時間の終点Ｔ５と前記Ｔ６との間に
必ず入っていなければならない。もしこの導通開始時間
Ｔ３がＴ５より前になると、まだコレクタ電圧Ｖｃが残
っている間にトランジスタ４が導通してしまうので、大
きな電力損失を生じトランジスタ４の破損につながる。

また逆に導通開始時点Ｔ３の位置が前記Ｔ６より後にな
ると、今度はコレクタ電流Ｉｃがここで一時途絶えてし
まうので、小パルスを生じ、やはり大きな損失を招いて
しまう。

従って導通開始時点Ｔ３の理想位置は走査期間ｔｓの始
まりから、その期間の４分の１の区間に位置するのが最
も安全である。しかし前述した様に水平偏向周波数が高
くなってくると、ｔｓ／４の値そのものが小さくなって
しまい、前述したＴ３の位置を理想的に合わせる事は困
難になって来る。

例えば、水平偏向周波数が１００ｋＨｚになると前記ｔ
ｓ／４の値は僅か２μｓｅｃになってしまう。

この様な短い値では回路の諸条件のバラツキによって容
易にＴ３の位置の理想条件が外れてしまう事が予想き札
　これは前述した様に信頼性に重大な影響を及ぼすので
、デイスプレィ機器の高精細化にあたって、解決しなけ
ればならない重要な課題となっていた。

〔課題を解決するための手段〕

本発明の水平偏向回路は、以上の様な課題を解決する為
になされたものであって、水平同期（１に同期した信号
を出力する水平発振回路と、水平発振回路の出力により
動作する励振回路と、励振回路の出力によってスイッチ
ングする水平偏向出力トランジスタと、水平発振回路の
出力によってトリガされ且つ出力パルス幅が制御信号に
より制御すれる単安定マルチバイブレータ回路と、水平
出力トランジスタのベース電極と補助電源との間に接続
きれ、単安定マルチバイブレータ回路からの出力によっ
て動作する蓄積キャリア引出し回路と、蓄積キャリア引
出し回路の出力と水平走査期間の大略前半分のパルス輻
を持つ矩形波パルスとの論理積のパルス出力に基づいて
、単安定マルチバイブレータ回路の出力パルス輻を制御
する制御信号発生回路とを備えるものである。

〔作用〕

上記構成の水平偏向回路によると、励振回路の出力によ
ってスイッチングする水平偏向出力トランジスタのベー
ス電極より蓄積キャリアを引き抜く蓄積キャリア引出し
回路を設け、この蓄積キャリア引出し回路の動作タイミ
ングが、水平偏向周波数がたとえ変わったとしても、常
に一定の時間位置で働くよう制御ｌすれるので、スイッ
チタイミングのズレにより、水平偏向出力トランジスタ
に大電流が流ね、電力損失により出力トランジスタを破
壊するという問題点が解消できる。

〔実施例〕

第１図は本発明の水平偏向回路の一実施例を示したもの
である。なおここで、先に説明した第５図と同一符号を
付した部分はほぼ同様の動作をするものであり、従って
その詳細な説明は省略する。

ここで新たに付は加えられた１０ｃは、水平比カドラン
ス１０に設けられた巻線で、ここからコレクタパルスＶ
ｃに比例した小パルスＶｃ３を得る。また、１４は前記
パルスＶｃ３を整形反転して走査期間ｔｓの輻を持つ矩
形波Ｖｓを出力する波形整形回路、１５はその矩形波Ｖ
ｓの立ち上がり部分でトリガされほぼｔｓ／２の幅の矩
形波■ｈｆを出力する第２の単安定マルチバイブレータ
（第２ＭＭ）である。

また蓄積キャリア引出し回路１２の出力矩形波Ｖｎをイ
ンバータ１６を通してＶｎとした後、前記出力Ｖｈｆと
共にＡＮＤ回路１７に加える。

このＡＮＤ回路１７で得られるＶｎとＶｈｆとの倫理槽
の矩形波が、前記ＡＮＤ回路１７の出力端に接続された
抵抗１８とコンデンサ１９で平滑きれ、その平均値電圧
Ｅａが次のオペアンプ２０で基準直流電圧Ｅｓと比較さ
れる。そしてオペアンプ２０によフて得られる制御信号
Ｅｏは、第１ＭＭＩＩのパルス輻を定める定電流回路２
１に加えられ、この電流量をコントロールする。

以上のとおり、符号１０ｃ、１４〜２１に示す回路構成
で、第１ＭＭＩＩの出力パルス幅を制御する制御信号発
生回路ＣＣを形成している。

第２図は、以上の構成の動作を示したものである。先ず
、Ａは出力トランジスタ４のベース電流Ｉｂであり、ま
た先に説明したとおり、蓄積キャリア引出し回路１２の
出力Ｖｎは同図Ｂのようになる。そしてこの出力Ｖｎの
立上がり点が、前記ベース電流１ｂの電流立上がり点Ｔ
３と一致する。

更にこの出力Ｖｎはインバータ１６で反転されて第２図
Ｃに示すＶｎが得られる。

また一方、同図りは巻１１Ａ　１０　ｃより得られる出
力であり、これはコレクタパルスＶｃに比例したパルス
Ｖｃ３であって、これを整形回路１４でスライス、反転
して同図Ｅに示すようなほぼ走査期間’ｔｓの間ハイレ
ベルになる矩形波Ｖｓを得る。

ざらにこの矩形波Ｖｓはその立上がり部分で第２ＭＭ１
５をトリガし、同図Ｆに示すような走査期間ｔｓの約半
分の時間ハイレベルになっている矩形波Ｖｈｆを出力す
る。

従ってＡＮＤ素子１７でこの矩形波Ｖｈｆと先のＶｎと
の論理積を作れば、同図Ｇに示すように帰線時間ｔｒの
終り、すなわち時刻Ｔ５から始まって出力トランジスタ
４のベース電流Ｉｂ（コレクタ電流Ｉｃ）の流通開始時
点Ｔ３までのハイレベル輻ｔａを持つ矩形波Ｖａが得ら
れる。

この矩形波Ｖａを抵抗１８とコンデンサ１９で平均化し
た直流電圧Ｅａは前記レベル輻ｔａの長ざに比例するこ
とになる。

この電圧Ｅａをオペアンプ２０で基準電圧Ｅｓと比較す
る。そしてその出力Ｅｏを制御信号とし、第１ＭＭＩＩ
の出力パルス幅を定める定電流回路２工をコントロール
する。

従って電圧ＥａＳ　Ｅｏが動けば矩形波Ｖｎの立上がり
、すなわち時刻Ｔ３の位置が左右される。

それ故、もし電圧Ｅａの値が基準電圧Ｅｓを越えようと
した場合、Ｅｏによる定電流回路２１の動きがＴ３位置
を前に移動させるような方向に働く。

これは回路全体が負帰還ループを形成したことになり、
必ずＥａがＥｓに一致するような位置で時間位置Ｔ３が
決定される。よってオペアンプ２０に印加きれる基準電
圧Ｅｓの値をＴ３の位置、すなわちｔａの長ざが丁度走
査時間ｔｓの４分の１になるように設定すれば、安定に
この状態を保つことかで営る。

次に第３図は第１図の要部の具体的な回路の一例を示し
たものである。なおこの第３図において、符号１８〜２
０で示した部分は第１図のそれと同一であるので、説明
は省略する。

ここで２２．２３は直流電源十Ｅを分圧するための抵抗
であって、これによりオペアンプ２０に印加される基準
電圧Ｅｓを生成している。また、２４．２５は前記オペ
アンプ２０の出力端と反転抵抗お上゛ｑコンデンサであ
る。２６は前記定電流回路２１にテ幇る結合抵抗、２７
はバイパスコンデンサ、２８　　のベースに前記結合抵
抗２６が接続されたＰ　　トランジスタであり、このト
ランジスタ２８　　ミッタがエミッタ抵抗２９を介して
直流電源十／Ｅに接続され、コレクタが第１のＭＭＩＩ
の電流入力端に接続きれている。そして第１のＭＭＩＩ
には、時定数決定用のコンデンサ３０が外付けで接続さ
れている。

以上の構成によると、オペアンプ２０に印加される電圧
ＥａとＥｓの比較結果であるＥｏが、トランジスタ２８
０ベースに加わり、エミッタ抵抗２９（抵抗値Ｒ）に定
められた電流工を流す。この電流工はトランジスタ２８
のベース・エミッタ間電圧をＶ　ｂ　ｅとすれば、コン
デンサ３ｏのチャージ状況如何にかかわらず Ｉ　＝　（Ｅ−Ｅ　ｏ−Ｖｂ　ｅ）　／Ｒで定まる一定
電流■が流れ、この電流工の大小でコンデンサ３０のチ
ャージアップのスピードが定まるので、結果として第１
のＭＭＩＩより出力きれる出力矩形波パルスＶｄｎのパ
ルス幅が定まる。

従って前記電圧Ｅｏを動かせば、電流Ｉが変りＭＭＩＩ
の出力パルス幅が変るので、第２図で示ｔた時刻Ｔ３の
位置が前後することになる。

なお、前式からＶｂｅが温度によって変化すれば電流Ｉ
の値が変化するが閉ループ内なので問題はなく、ＡＮＤ
回路１７の出力Ｖａの平均値Ｅａが常に電圧Ｅｓに一致
するように回路が動作することには変わりがな（、パル
ス幅ｔａは常に走査時間ｔｓの４分の１に定めておくこ
とができる。

またこれまでは基準電圧Ｅｓは一定値をとるような例を
示したがこれは自動的にｔｓの４分）１に相当する電圧
にすることもできる。この基本回路を第４図に示す。

この図で第２ＭＭ１５とオペアンプ２０は先の第１図の
同一番号部分とほぼ同じ働きをするものである。ただ若
干異なる点は、第２ＭＭの出力矩形波Ｖｈｆの輻が固定
ではなく、定電流回路３９によってコントロールされて
いることである。

ここで走査期間ｔｓだけハイレベルになった矩形波Ｖｓ
は、前と同様に第２ＭＭ１６に加えられると同時に、抵
抗３１とコンデンサ３２の平滑回路を通して直流電圧Ｅ
ｌｓとした後、抵抗群３３．３４．３５の分圧回路で分
圧きれる。この時、抵抗３５の抵抗値をＲｏとすると抵
抗３４は同じくＲｏ、　　抵抗３３は２Ｒｏの抵抗値に
設定する。

一方、第２ＭＭ１５の出力矩形波Ｖｈｆは、抵抗３６、
コンデンサ３７とで平滑されて、新たに付は加えられた
オペアンプ３８の反転端子に加えられる。また同じオペ
アンプ３８の非反転端子の方にはコンデンサ３２の端子
電圧Ｅｌｓの半分、すなわち抵抗３３と３４の接続点の
電圧を加える。

そしてオペアンプ３８の出力は新たに付は加えられた定
電流回路３９をコントロールするようにする。この場合
、定電流回路３９の具体的回路は先の第３図に示した符
号２１とほぼ同様のものである。また抵抗３４と３５の
接続点で前記電圧Ｅ１ｓの４分の１の電圧を得て、これ
をオペアンプ２００反転端子に基準電圧として印加する
。

以上の構成によると、第２ＭＭ１５の出力矩形波Ｖｈｆ
のパルス幅が常に入力矩形波Ｖｓのパルス幅ｔｓの２分
の１になるようにコントロールきれる。ざらに抵抗３４
と３５との接続点の電圧は矩形波Ｖｓのパルス幅、すな
わち走査期間ｔｓの４分の１に比例した電圧になるから
、これをオペアンプ２０で矩形波Ｖａの平均値Ｅａと比
較すると、ＡＮＤ回ｗ＃１１７の出力であるＶａのパル
ス幅ｔａが自動的に走査期間ｔｓの４分の１の理想拭態
になる。

これは先の第２図で説明したように、オペアンプ２０で
コントロールされる第２ＭＭ１５の出力Ｖｎの立ち上が
り時間位置Ｔ３が前後に動かされるからである。

なおこの時、第１のＭＭＩＩ、整形回路１４、第２ＭＭ
１５、ＡＮＤ回路１７の駆動電源は全て共通の＋Ｅであ
るものとし、従って各矩形波パルスｎ、Ｖｓ、Ｖａ、Ｖ
ｈｆの電圧は、ゼロと＋Ｅとの間をスイングすることが
条件である。

この第４図のようにパルス輻ｔａの値、すなわち時間位
置Ｔ３の決定を全て自動化すると、回路各部のバラツキ
に影響きれないようになるだけでな（、水平偏向周波数
自身が変って・も、時間Ｔ３の位置は自動的に走査期間
ｔｓの前半４分の１の理想的位置を保っているという利
点がある。

従来この種の高精細デイスプレィにおいては必ずしも標
準水平周波数が定まっているわけではなく、相手のコン
ピュータ機晋に合わせて水平周波数を変える可変周波数
型として構成する場合が多いが、この第４図はこの様な
場合非常に好適なものである。

またこれまでは矩形波Ｖｓを生成するのに水平偏向に起
因するパルスＶｃ３を使用している。これはもし水平偏
向と高圧発生がそれぞれ別の回路で行ういわゆる分離型
の場合、高圧発生のためのハフＬｚスＶｈｖ　（特に図
示せず）に基づいたパルスに代えてもよい。

一般に良好な高圧レギョレーションを得ることと、回路
の損失を出来るだけ低減するために、高圧パルスＶｈｖ
はパルス輻を偏向側より広り散ることが多い。従フて走
査期間に相当する部分が偏向側より狭く、その意味で基
準パルスとしては、Ｖｈｖを使った方がＴ３位置のより
厳密な＃御が可能である。

ただしこの場合は偏向側パルスと高圧側パルスの位相関
係を調整しなくてはならないが、この場合の調整手段と
しては本件出願人が先に出願した特願昭６３−３２２１
４４号に記載の技術が利用できる。

〔発明の効果〕

以上のように本発明の水平偏向回路によれば、水平出力
トランジスタの導通開始時間を、常に安定に理想状態で
設定することができ、特に水平周波数が高い場合や、種
々の異なった水平偏向周波数で使用する場合において、
水平出力トランジスタの動作の安全が確保できる。

【図面の簡単な説明】

第１図は本発明の水平偏向回路の一実施例の構成を示す
ブロック図、第２図は第１図の実施例の動作を説明する
タイミングチャート図、第３図は第１図に示した実施例
の一部をより詳細に示したブロック図、第４図は本発明
の他の実施例を示したブロック図、第５図は従来の一例
の構成を示したブロック図、第６図は第５図に示した例
の動作を説明するタイミングチャート図である。 １・・・水平発振回路、２・・−水平励振回路、４・・
・水平出力トランジスタ、１１．１５・・−単安定マル
チバイブレータ回路、１２・・・蓄積キャリア引出し回
路、２１・・一定電流回路、ＣＣ・−・制御ｎ信号発生
回路。

Claims (1)

1. 【特許請求の範囲】 水平同期信号に同期した信号を出力する水平発振回路と
   、 前記水平発振回路の出力により動作する励振回路と、 前記励振回路の出力によってスイッチングする水平偏向
   出力トランジスタと、 前記水平発振回路の出力によってトリガされ且つ出力パ
   ルス幅が制御信号により制御される単安定マルチバイブ
   レータ回路と、 前記水平出力トランジスタのベース電極と補助電源との
   間に接続され、前記単安定マルチバイブレータ回路から
   の出力によって動作する蓄積キャリア引出し回路と、 前記蓄積キャリア引出し回路の出力と水平走査期間の大
   略前半分のパルス幅を持つ矩形波パルスとの論理積のパ
   ルス出力に基づいて、前記単安定マルチバイブレータ回
   路の出力パルス幅を制御する制御信号発生回路とを備え
   てなる水平偏向回路。