JPH0728376B2 - 水平偏向回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCRT等の受像管を利用したディスプレイ機器に
用いられる水平偏向回路に関するものである。

〔従来の技術〕

CRT等の受像管には、その頚部に水平偏向コイルが装備
され、水平偏向回路からの出力によって電子ビームを周
期的に偏向させるよう成されている。

第５図は、従来の水平偏向回路の一例の構成をを示した
回路図であり、これは本件出願人により先に出願された
特願平1-29061号に示されたものである。

すなわち、１は図示されない前段回路から出力される水
平同期信号パルスＰを受けて、水平同期信号パルスＰに
同期した発振出力Voscを出力する水平発振回路である。
この水平発振回路１からの出力Voscは、水平励振回路２
に印加され、励振出力Vdを得る。この励振出力Vdは、一
端に電源＋EBが印加された励振トランス３の他端に印加
され、前記励振トランス３の２次側に設けられたNPNの
水平出力トランジスタ４のベース電極に第１のベース抵
抗を介して出力される。

なお、６は前記水平出力トランジスタ４のコレクタ・エ
ミッタ間に並列に接続されたダンパーダイオード、７は
同じく並列接続された帰線共振コンデンサ、８は水平偏
向コイル、９はＳ字補正コンデンサ、10は水平出力トラ
ンス又はフライバックトランスである。

以上、符号１〜10で示した構成の回路は通常のテレビ受
像機等に採用されているものである。

この様に構成することで、周知の作用により、水平出力
トランジスタ４のコレクタには正弦半波の水平帰線パル
スVcが生じ、水平偏向コイル８には入来同期信号に同期
した水平偏向周期のノコギリ波電流Iyが流れる。

そしてこの水平偏向コイル８は、受像管（図示せず）の
頚部に装着され、受像管の電子ビームを左右に偏向す
る。

なお10は、この第５図の回路が水平偏向専用の場合は水
平出力トランスとして働き、１次側巻線10aの一端に直
流（電源）電圧＋EBが印加され、回路に電力を供給す
る。

またこの第５図に示した回路が高圧発生回路を兼ねる場
合は、10はフライバックトランスとして働き、水平帰線
パルスVcを２次側巻線10bに昇圧して出力し、これを整
流回路（図示せず）を通して直流高圧に変換した後、受
像管の陽極に加えるように成される。

ここで、もし通常のテレビジョン受像機のように水平偏
向周波数が15.75KHz付近のものを扱う場合は、以上の符
号１〜10で示した構成の範囲で十分対応できる。

しかし近年CAD等に使用される受像管を用いたディスプ
レイ機器では、画像の高精細度化の要求に従って水平偏
向周波数が84KHz,97KHz,128KHz等上昇する傾向にある。
この様な水平偏向周波数を採用しようとした場合、以上
符号１〜10で示した従来のテレビジョン受像機並の回路
では、水平出力トランジスタ４の遮断時のスピードが遅
い為、ここに大きな損失を生じてしまう。

従って前記トランジスタ遮断時のスピードを上げる為、
通常テレビ受像機の回路に何等かの対策を施す必要があ
り、第５図における符号11,12で示した構成が採用し得
る。

すなわち、11は水平発振回路１の出力Voscの矩形波の立
ち上がりでトリガされ、一定パルス期間（ここでは負期
間）の矩形波Vdnを出力する単安定マルチバイブレータ
回路（以下MMと称する）である。また12はこの矩形波Vd
nを受けてこのパルス期間に水平出力トランジスタ４の
ベースから蓄積期間中の逆ベース電流Ibnを、第２のベ
ース抵抗13を通して引き出す蓄積キャリア引出し回路で
ある。

第６図は以上の回路の動作を説明するものである。先ず
Ａは水平発振回路１の出力波形Vosc示しており、この波
形は時刻T1から一定時間toscだけ続くパルス幅を持つ矩
形波である。次いでＢは水平励振回路２の出力波形Vdを
示し、これは時刻T1でボトミングするほぼ矩形波状の波
形となる。そしてこの矩形波Vdの立上がり時刻T2は、先
の時刻T1より、発振パルス幅toscと水平励振回路２内の
励振トランジスタの蓄積時間ts1だけ経過した後にな
る。

またＣは水平出力トランジスタ４のベース電流Ibを示し
たもので、時刻T2から正方向に流れ出し、時刻T1でこの
電流は負方向に転じる。そして水平出力トランジスタ４
の蓄積時間ts2を経過した後、再びゼロに戻る。

一方、MM11はＤに示す様に、前記発振波形Voscの立ち上
がり部分でトリガされ、その出力VdnはMM11に外付けさ
れた時定数回路（図示せず）の値によって定まる一定時
間tdnだけ続くボトミング期間を持つ。

この波形Vdnは、前記蓄積キャリア引出し回路12に加え
られ、第６図Ｅに示すように波形Vdnにほぼ相当し、蓄
積キャリア引出し回路12内のトランジスタの蓄積時間ts
3の分だけボトミング幅の広い矩形波パルスVnが得られ
る。この矩形波Vnのパルス幅（ここではボトミング期
間）の間に出力トランジスタ４の第２のベース抵抗13を
通して第６図Ｆに示す様に逆ベース電流Ibnが流れる。

そしてこの電流Ibnを付勢する為、蓄積キャリア引出し
回路12の動作電源として負の補助電源−Ｅが加えられ
る。

ここでＣに示したベース電流Ibは、MM11および蓄積キャ
リア引出し回路12を具備していない通常の回路では、破
線で示した様に時刻T2で流れ出すが、前記の様に矩形波
Vnを抵抗13を通して加えた場合、実線に示す様にVnの立
ち上がり時刻T3の時点で流れ出す。従って同時に出力ト
ランジスタ４のコレクタ電流Icも第６図Ｈに示す様に流
れ出す。

また一方逆ベース電流Ibnが終了した時刻T4で出力トラ
ンジスタ４のコレクタ電流Icはゼロになって遮断状態に
入り、第６図Ｇに示す様に正弦半波状のコレクタパルス
Vcが発生する。このパルスVcは、主として帰線共振コン
デンサ７と水平偏向コイル８との共振周期で定まるパル
ス幅（帰線時間）trの後、またゼロとなり、この時刻T5
から第６図Ｈの破線で示す様に、ダンパーダイオード６
の電流Idが流れ出し、時刻T3で前述したコレクタ電流Ic
に滑らかにつながって行く。

そしてこの様にダンパ電流Idとコレクタ電流Icとで走査
期間tsの間、直線的に増加する電流が形成されると、偏
向コイル８には帰線共振コンデンサ７の電流と一緒にノ
コギリ波電流Iyが流れて水平偏向動作を行う。

〔発明が解決しようとする課題〕 ところで第６図Ｈに示すコレクタ電流Icがゼロレベルを
よぎる時刻をT6とすると、電流Icの導通開始時点T3の位
置は帰線時間の終点T5と前記T6との間に必ず入っていな
ければならない。もしこの導通開始時間T3がT5より前に
なると、まだコレクタ電圧Vcが残っている間にトランジ
スタ４が導通してしまうので、大きな電力損失を生じト
ランジスタ４の破損につながる。

また逆に導通開始時点T3の位置が前記T6より後になる
と、今度はコレクタ電流Icがここで一時途絶えてしまう
ので、小パルスを生じ、やはり大きな損失を招いてしま
う。

従って導通開始時点T3の理想位置は走査期間tsの始まり
から、その期間の４分の１の区間に位置するのが最も安
全である。しかし前述した様に水平偏向周波数が高くな
ってくると、ts/4の値そのものが小さくなってしまい、
前述したT3の位置を理想的に合わせる事は困難になって
来る。

例えば、水平偏向周波数が100kHzになると前記ts/4の値
は僅か２μsecになってしまう。この様な短い値では回
路の緒条件のバラツキによって容易にT3の位置の理想条
件が外れてしまう事が予想され、これは前述した様に信
頼性に重大な影響を及ぼすので、ディスプレイ機器の高
精細化にあたって、解決しなければならない重要な課題
となっていた。

〔課題を解決するための手段〕

本発明の水平偏向回路は、以上の様な課題を解決する為
になされたものであって、水平同期信号に同期した信号
を出力する水平発振回路と、水平発振回路の出力により
動作する励振回路と、励振回路の出力によってスイッチ
ングする水平偏向出力トランジスタと、水平発振回路の
出力によってトリガされ且つ出力パルス幅が制御信号に
より制御される単安定マルチバイブレータ回路と、水平
出力トランジスタのベース電極と補助電源との間に接続
され、単安定マルチバイブレータ回路からの出力によっ
て動作する蓄積キャリア引出し回路と、蓄積キャリア引
出し回路の出力と水平走査期間の大略前半分のパルス幅
を持つ矩形波パルスとの論理積のパルスの出力に基づい
て、単安定マルチバイブレータ回路の出力パルス幅を制
御する制御信号発生回路とを備えるものである。

〔作用〕

上記構成の水平偏向回路によると、励振回路の出力によ
ってスイッチングする水平偏向出力トランジスタのベー
ス電極より蓄積キャリアを引き抜く蓄積キャリア引出し
回路を設け、この蓄積キャリア引出し回路の動作タイミ
ングが、水平偏向周波数がたとえ変わったとしても、常
に一定の時間位置で働くよう制御されるので、スイッチ
タイミングのズレにより、水平偏向出力トランジスタに
大電流が流れ、電力損失により出力トランジスタを破壊
するという問題点が解消できる。

〔実施例〕 第１図は本発明の水平偏向回路の一実施例を示したもの
である。なおここで、先に説明した第５図と同一符号を
付した部分はほぼ同様の動作をするものであり、従って
その詳細な説明は省略する。

ここで新たに付け加えられた10cは、水平出力トランス1
0に設けられた巻線で、ここからコレクタパルスVcに比
例した小パルスVc3を得る。また、14は前記パルスVc3を
整形反転して走査期間tsの幅を持つ矩形波Vsを出力する
波形整形回路、15はその矩形波Vsの立ち上がり部分でト
リガされほぼts/2の幅の矩形波Vhfを出力する第２の単
安定マルチバイブレータ（第2MM）である。

また蓄積キャリア引出し回路12の出力矩形波Vnをインバ
ータ16を通してｎとした後、前記出力Vhfと共にAND回
路17に加える。

このAND回路17で得られるｎとVhfとの倫理積の矩形波
が、前記AND回路17の出力端に接続された抵抗18とコン
デンサ19で平滑され、その平均値電圧Eaが次のオペアン
プ20で基準直流電圧Esと比較される。そしてオペアンプ
20によって得られる制御信号Eoは、第1MM11のパルス幅
を定める定電流回路21に加えられ、この電流量をコント
ロールする。

以上のとおり、符号10c,14〜21に示す回路構成で、第1M
M11の出力パルス幅を制御する制御信号発生回路CCを形
成している。

第２図は、以上の構成の動作を示したものである。先
ず、Ａは出力トランジスタ４のベース電流Ibであり、ま
た先に説明したとおり、蓄積キャリア引出し回路12の出
力Vnは同図Ｂのようになる。そしてこの出力Vnの立上が
り点が、前記ベース電流Ibの電流立上がり点T3と一致す
る。更にこの出力Vnはインバータ16で反転されて第２図
Ｃに示すｎが得られる。

また一方、同図Ｄは巻線10cより得られる出力であり、
これはコレクタパルスVcに比例したパルスVc3であっ
て、これを整形回路14でスライス、反転して同図Ｅに示
すようなほぼ走査期間tsの間ハイレベルになる矩形波Vs
を得る。さらにこの矩形波Vsはその立上がり部分で第2M
M15をトリガし、同図Ｆに示すような走査期間tsの約半
分の時間ハイレベルになっている矩形波Vhfを出力す
る。

従ってAND素子17でこの矩形波Vhfと先のｎとの論理積
を作れば、同図Ｇに示すように帰線時間trの終り、すな
わち時刻T5から始まって出力トランジスタ４のベース電
流Ib（コレクタ電流Ic）の流通開始時点T3までのハイレ
ベル幅taを持つ矩形波Vaが得られる。

この矩形波Vaを抵抗18とコンデンサ19で平均化した直流
電圧Eaは前記レベル幅taの長さに比例することになる。

この電圧Eaをオペアンプ20で基準電圧Esと比例する。そ
してその出力Eoを制御信号とし、第1MM11の出力パルス
幅を定める定電流回路21をコントロールする。

従って電圧Ea、Eoが動けば矩形波Vnの立上がり、すなわ
ち時刻T3の位置が左右される。それ故、もし電圧Eaの値
が基準電圧Esを越えようとした場合、Eoによる定電流回
路21の動きがT3位置を前に移動させるような方向に働
く。これは回路全体が負帰還ループを形成したことにな
り、必ずEaがEsに一致するような位置で時間位置T3が決
定される。よってオペアンプ20に印加される基準電圧Es
の値をT3の位置、すなわちtaの長さが丁度走査時間tsの
４分の１になるように設定すれば、安定にこの状態を保
つことができる。

次に第３図は第１図の要部の具体的な回路の一例を示し
たものである。なおこの第３図において、符号18〜20で
示した部分は第１図のそれと同一であるので、説明は省
略する。

ここで22、23は直流電源＋Ｅを分圧するための抵抗であ
って、これによりオペアンプ20に印加される基準電圧Es
を生成している。また、24、25は前記オペアンプ20の出
力端と反転入力単使途の間に直列に接続された発振防止
用の抵抗およびコンデンサである。26は前記定電流回路
21における結合抵抗、27はバイパスコンデンサ、28はそ
のベースに前記結合抵抗26が接続されたPNPトランジス
タであり、このトランジスタ28はエミッタがエミッタ抵
抗29を介して直流電源＋Ｅに接続され、コクレタが第１
のMM11の電流入力端に接続されている。そして第１のMM
11には、時定数決定用のコンデンサ30が外付けで接続さ
れている。

以上の構成によると、オペアンプ20に印加される電圧Ea
とEsの比較結果であるEoが、トランジスタ28のベースに
加わり、エミッタ抵抗29（抵抗値Ｒ）に定められた電流
Ｉを流す。この電流Ｉはトランジスタ28のベース・エミ
ッタ間電圧をVbeとすれば、コンデンサ30のチャージ状
況如何にかかわらず Ｉ＝（Ｅ−Eo−Vbe）/R で定まる一定電流Ｉが流れ、この電流Ｉの大小でコンデ
ンサ30のチャージアップのスピードが定まるので、結果
として第１のMM11より出力される出力矩形波パルスVdn
のパルス幅が定まる。

従って前記電圧Eoを動かせば、電流Ｉが変りMM11の出力
パルス幅が変るので、第２図で示した時刻T3の位置が前
後することになる。

なお、前式からVbeが温度によって変化すれば電流Ｉの
値が変化するが閉ループ内なので問題はなく、AND回路1
7の出力Vaの平均値Eaが常に電圧Esに一致するように回
路が動作することには変わりがなく、パルス幅taは常に
走査時間tsの４分の１に定めておくことができる。

またこれまでは基準電圧Esは一定値をとるような例を示
したがこれは自動的にtsの４分の１に相当する電圧にす
ることもできる。この基本回路を第４図に示す。

この図で第2MM15とオペアンプ20は先の第１の図の同一
番号部分とほぼ同じ働きをするものである。ただ若干異
なる点は、第2MMの出力矩形波Vhfの幅が固定ではなく、
定電流回路39によってコントロールされていることであ
る。

ここで走査期間tsだけハイレベルになった矩形波Vsは、
前と同様に第2MM15に加えられると同時に、抵抗31とコ
ンデンサ32の平滑回路を通して直流電圧E1sとした後、
抵抗群33、34、35の分圧回路で分圧される。この時、抵
抗35の抵抗値をRoとすると抵抗34は同じくRo、抵抗33は
2Roの抵抗値に設定する。

一方、第2MM15の出力矩形波Vhfは、抵抗36、コンデンサ
37とで平滑されて、新たに付け加えられたオペアンプ38
の反転端子に加えられる。また同じオペアンプ38の非反
転端子の方にはコンデンサ32の端子電圧E1sの半分、す
なわち抵抗33と34の接続点の電圧を加える。

そしてオペアンプ38の出力は新たに付け加えられた定電
流回路39をコントロールするようにする。この場合、定
電流回路39の具体的回路は先の第３図に示した符号21と
ほぼ同様のものである。また抵抗34と35の接続点で前記
電圧E1sの４分の１の電圧を得て、これをオペアンプ20
の反転端子に基準電圧として印加する。

以上の構成によると、第2MM15の出力矩形波Vhfのパルス
幅が常に入力矩形波Vsのパルス幅tsの２分の１になるよ
うにコントロールされる。さらに抵抗34と35との接続点
の電圧は矩形波Vsのパルス幅、すなわち走査期間tsの４
分の１に比例した電圧になるから、これをオペアンプ20
で矩形波Vaの平均値Eaと比較すると、AND回路17の出力
であるVaのパルス幅taが自動的に走査期間tsの４分の１
の理想状態になる。

これは先の第２図で説明したように、オペアンプ20でコ
ントロールされる第1MM11の出力Vnの立ち上がり時間位
置T3が前後に動かされるからである。

なおこの時、第１のMM11、整形回路14、第2MM15、AND回
路17の駆動電源は全て共通の＋Ｅであるものとし、従っ
て各矩形波パルスｎ、Vs、Va、Vhfの電圧は、ゼロと
＋Ｅとの間をスイングすることが条件である。

この第４図のようにパルス幅taの値、すなわち時間位置
T3の決定を全て自動化すると、回路各部のバラツキに影
響されないようになるだけでなく、水平偏向周波数自身
が変っても、時間T3の位置は自動的に走査期間tsの前半
４分の１の理想的位置を保っているという利点がある。

従来この種の高精細ディスプレイにおいては必ずしも標
準水平周波数が定まっているわけではなく、相手のコン
ピュータ機器に合わせて水平周波数を変える可変周波数
型として構成する場合が多いが、この第４図はこの様な
場合非常に好適なものである。

またこれまでは矩形波Vsを生成するのに水平偏向に起因
するパルスVc3を使用している。これはもし水平偏向と
高圧発生がそれぞれ別の回路で行ういわゆる分離型の場
合、高圧発生のためのパルスVhv（特に図示せず）に基
づいたパルスに代えてもよい。

一般に良好な高圧レギュレーションを得ることと、回路
の損失を出来るだけ低減するために、高圧パルスVhvは
パルス幅を偏向側より広く取ることが多い。従って走査
期間に相当する部分が偏向側より狭く、その意味で基準
パルスとしては、Vhvを使った方がT3位置のより厳密な
制御が可能である。

ただしこの場合は偏向側パルスと高圧側パルスの位相関
係を調整しなくてはならないが、この場合の調整手段と
しては本件出願人が先に出願した特願昭63-322144号に
記載の技術が利用できる。

〔発明の効果〕

以上のように本発明の水平偏向回路によれば、水平出力
トランジスタの導通開始時間を、常に安定に理想状態で
設定することができ、特に水平周波数が高い場合や、種
々の異なった水平偏向周波数で使用する場合において、
水平出力トランジスタの動作の安全が確保できる。

【図面の簡単な説明】

第１図は本発明の水平偏向回路の一実施例の構成を示す
ブロック図、第２図は第１図の実施例の動作を説明する
タイミングチャート図、第３図は第１図に示した実施例
の一部をより詳細に示したブロック図、第４図は本発明
の他の実施例を示したブロック図、第５図は従来の一例
の構成を示したブロック図、第６図は第５図に示した例
の動作を説明するタイミングチャート図である。 １……水平発振回路、２……水平励振回路、４……水平
出力トランジスタ、11,15……単安定マルチバイブレー
タ回路、12……蓄積キャリア引出し回路、21……定電流
回路、CC……制御信号発生回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】水平同期信号に同期した信号を出力する水
   平発振回路と、 前記水平発振回路の出力により動作する励振回路と、 前記励振回路の出力によってスイッチングする水平偏向
   出力トランジスタと、 前記水平発振回路の出力によってトリガされ且つ出力パ
   ルス幅が制御信号により制御される単安定マルチバイブ
   レータ回路と、 前記水平出力トランジスタのベース電極と補助電源との
   間に接続され、前記単安定マルチバイブレータ回路から
   の出力によって動作する蓄積キャリア引出し回路と、 前記蓄積キャリア引出し回路の出力と水平走査期間の大
   略前半分のパルス幅を持つ矩形波パルスとの論理積のパ
   ルス出力に基づいて、前記単安定マルチバイブレータ回
   路の出力パルス幅を制御する制御信号発生回路とを備え
   てなる水平偏向回路。