JPH03285208A - 導電性ペースト - Google Patents

導電性ペースト

Info

Publication number
JPH03285208A
JPH03285208A JP2086564A JP8656490A JPH03285208A JP H03285208 A JPH03285208 A JP H03285208A JP 2086564 A JP2086564 A JP 2086564A JP 8656490 A JP8656490 A JP 8656490A JP H03285208 A JPH03285208 A JP H03285208A
Authority
JP
Japan
Prior art keywords
conductive paste
powder
weight
mgo
solvent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2086564A
Other languages
English (en)
Inventor
Shigetoshi Segawa
茂俊 瀬川
Yasuyuki Baba
康行 馬場
Yasukazu Fukunaga
靖一 福永
Hiroyuki Otani
博之 大谷
Kazuo Arisue
有末 一夫
Seiichi Nakatani
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2086564A priority Critical patent/JPH03285208A/ja
Publication of JPH03285208A publication Critical patent/JPH03285208A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、回路基板用導電性ペーストに関するものであ
り、特に低温焼成セラミック多層配線基板(以下MLC
と略す。)の電極及びピアホール用電極材料として使用
される導電ペーストに関する。
従来の技術 セラミック誘電体基質に適用する導体組成物には、Au
、Ag/Pd等の貴金属を用いるものと、Vv’、 M
o、 N i、  Cu等の卑金属を用いる場合がある
。特にMLCは、この金属材料に有機バインダ、溶剤を
加えてペースト状にしたものをアルミナ等の絶縁基板上
にスクリーン印刷し、焼き付けて導体パターンを形成す
るものである。又、セラミック多層基板ではこれらの導
体ペーストの他に絶縁材料としてのセラミックやガラス
粉末を有機バインダを溶かした溶剤中に分散させたもの
を用いて多層化する方法と、前記の絶縁粉末、有機バイ
ンダ等からなるグリーンシート上に、前記導体ペースト
でパターン形成したものを積層して多層化する方法があ
る。これらに使用される金属導体材料に注目すると、A
u、Ag/Pdは空気中で焼成できる反面、貴金属であ
るためコストが高い。一方、W、Ni、Cuは、卑金属
で安価であるが、焼成雰囲気を還元雰囲気か中性の雰囲
気で行う必要がある。又、W、Moでは、1500℃以
上の高温焼成となる。さらに信頼性の面からAuでは、
半田食われが問題となり、A g / P dでは、マ
イグレーション及び導体抵抗が高いという問題がある。
そこで、安価で電気抵抗が低く、半田付は性の良好なC
uを用いるようになってきは、Cuペーストの組成、同
じく特開昭56−93396号公報に開示されている。
前者はCu粉にガラスフリットを含有する組成物、後者
はガラスフリットを含まない組成物での構成が記載され
ている。
しかしCuを使う上でも課題がある。それは、Cu電極
による誘電体基質への焼成は、還元もしくは中性雰囲気
となり、ペースト中の有機バインダの分解除去が困難と
なるからである。これは、窒素中の酸素濃度が低いため
バインダの分解が起こらず、カーボンの形で残り、メタ
ライズ性能に悪影響を及ぼす。逆に酸素濃度が高いと、
Cu電極が酸化され、誘電体中に拡散して電極として機
能しなくなる。そのため焼成は、窒素雰囲気中に若干の
酸素をコントロールしながら供給することで行われる。
そして、残存したカーボンが酸化銅と反応して電極層に
ブリスタを発生させたり、電極−誘電体間のマツチング
を悪くさせる要因となる。
C+2CuO→Co2↑+2Cu このようにCuペーストは、有機バインダの使用に多く
の課題を有している。
)そこで近年、導体材料の出発原料にCuOを用いる新
しいCu電極多層セラミック基板の製造方法が開発され
た。つまりセラミックグリーンシート上にCuO導体組
成物によって配線パターンを形成し、積層の後、酸化性
雰囲気中の熱処理で前記CuO導体組成物、及びセラミ
ックグリーンノート中の有機残基を熱分解する工程と、
還元雰囲気中の熱処理でCu金属に還元する工程と、窒
素雰囲気でのセラミック基質の焼成を行う工程より作製
されるという構成を備えたものである。
例えば特開昭61−26293号公報、米国特許4.7
95.512号明細書、同じく米国特許4.863.6
83号明細書に開示されている。このセラミック積層体
の製造方法によれば絶縁基板及びペースト中の有機バイ
ンダの分解除去が容易となり、かつ良好なCuのメタラ
イズが得られる。
発明が解決しようとする課題 しかしながら上記のような構成では、MLCの内部1i
極及びピアホールを形成する時、CuOを還元、焼結さ
せるために、金属Cuの収縮により第2図に示すように
各誘電体層(グリーンシート)2と内部電極部1の間に
空洞部4が発生する。又同時にピアホール電極3と誘電
体層2の間隙に空洞部4が同じく発生するという課題を
育していた。前者の空洞部は誘電体材料とCu粉の焼結
収縮タイミングが同一でないために起こると考えられ、
又後者は焼結後の収縮率の差、換言すれば焼結後の体積
差から起こるもの(ミスマツチ)と考えられる。このよ
うな現象が起こると、内部電極とピアホール電極の導通
不良等の信頼性を著しく低下させるという不都合があっ
た。
本発明は上記課題に鑑み、焼結収縮タイミングの基板材
料との同一化で信頼性の高い内部電極用導電性ペースト
を提供するものである。又、焼結体積をコントロールす
ることで良好なピアホール用導電性ペーストをあわせて
提供するものである。
課題を解決するための手段 上記課題を解決するために本発明の導電性ペーストは、
CuO粉末の他にガラスフリットとMgO粉末を含有し
た無機成分と、少なくとも有機バインダと溶剤よりなる
有機ビヒクル成分よりなる。
又、一方の導電性ペーストはCuO粉末の他にガラスフ
リットとMgO粉末、さらにA/20コ。
SnO2,Tie、MnO2の肉牛なくとも1種以上を
含有した無機成分と、少なくとも有機バインダと溶剤よ
りなる有機ビヒクル成分よりなる。
特に前者の導電性ペーストは内部電極用として適し、後
者はピアホール電極用として適している。
作用 本発明は、セラミック積層体をつくる上で上記した構成
のCuOペーストを用いることにより、セラミック材料
と良好なマツチング性を得ることができるものである。
本発明のCuOペーストは、CuOの他にガラスフリッ
トとMgOを添加すること、もしくはさらにAl2O3
,SnO2゜T i 02. Mn 02の内少なくと
も1種以上を添加して得られる。本発明の導電性ペース
トはセラミック積層体として、主に多層セラミック配線
基板(MLC)等に適用され、MLCに対して本発明の
CuOペーストは、前記の添加物を加えることで基板材
料との焼結収縮タイミング、及び収縮体積を一致させる
ことができCuとMLCとの一体化に適している。
本発明の導電性ペーストに含まれる添加物のうち、Mg
Oは種々の検討の結果、Cu粉の焼結性を阻害する効果
のあることを見いだした。つまり、還元工程後のCu粉
は基板材料と比べ焼結のタイミングが早過ぎるために隙
間が生じたり、セラミック層にクラックが生じる原因と
なっていたが、MgOを添加することで、基板材料の焼
結温度付近で焼結反応が起こるようになり、本発明のC
u○組成物では上記のような問題が起こらない。この時
、MgOの添加量が0.1重量%以下では効果が少なく
空洞発生を抑えられない。又3重量%以上では焼結タイ
ミングが遅すぎ、セラミック層にクラックを発生させる
原因となる。よって望ましくは0.5〜3%が良い。又
、Al2O3゜SnO2,T io2.MnO□等の添
加物を同時に添加することで、電極層の焼結後の体積収
縮がセラミック基板材料のそれと大差なくなる。その結
果、ピアホール等の電極層で良好なメタライズが得られ
かつ良好な性能のピアホールが形成できる。又、これら
の添加物の総添加物量が3重量%以下では、電極層の体
積収縮を抑えることができない。よって、ピアホールと
セラミック層との間隙に空洞ができる。逆に20重量%
以上では導体層の収縮か小さすぎるため、焼結体とのマ
ツチング性か悪くなる。又、導体層のインピーダンスが
著しく高くなるので良くない。望ましくは添加物が10
〜15重量%が良い。
実施例 以下本発明の一実施例の多層セラミック配線基板につい
て、図面を参照しながら説明する。第1図は、本発明の
第一の実施例における多層セラミック配線基板の断面図
を示すものである。第1図において、1は内部電極、2
は誘電体層、3はピアホール電極層である。
本発明のセラミック多層基板に使用した材料は、ガラス
成分として硼珪酸ガラス(コーニング社製#7059)
をセラミック成分としてアルミナ粉末を重量比で50対
50混合した物を用いた。次に前記基板材料粉末を無機
成分とし、有機バインダとしてポリブチルブチラール可
塑剤としてジ−n−ブチルフタレート、溶剤としてトル
エンとイソプロピルアルコールの混合液(30対70重
量比)を第1表の通りの組成で混合しスラリーとした。
第1表 誘電体組成、グリーンシート組成このスラリー
を充分混合の後、ドクターブレード法で有機フィルム上
に造膜し、グリーンシートとした。乾燥後の膜厚は、約
200であった。このグリーンシートに必要に応じてピ
アホールを金型にてパンチングする。ピアホール径は、
0.2鵬φであった。
次に導電性ペーストは、酸化第二銅粉(平均粒径3μm
)に接着強度を得るためのガラスフリット及び各種の添
加物を、第2表のような組成で混合した物を用いた。
本発明の導電性ペーストの作製方法は、前記組成の無機
粉末に、有機バインダであるエチルセルロースをターピ
ネオールに溶かしたビヒクルとともに加えて、3段ロー
ルにより、適度な粘度になるまで混練したものである。
このようにして得られた導電性ペーストを、スクリーン
印刷法にて前記のグリーンシート上に印刷し、乾燥の後
に所望の暦数熱と圧力を加えて積層する。そののち脱パ
インダニ程として、空気中で30分間熱処理した。脱バ
インダの温度は600℃であった。次に還元工程として
水素を10%含む窒素雰囲気中で450℃の温度で1時
間還元処理を行った。そして最後に窒素雰囲気中で10
分間焼成した。焼成温度は900℃であった。それぞれ
の熱処理は、メッシニヘルト炉で自動的に行われる。
完成したMLC基板の内部電極部のメタライズ性能をシ
ート抵抗値(膜厚10μm換算)で評価した。又、内部
電極の空洞化の抑制効果及びピアホールの電極埋設状態
を、ピアホールマツチング性として評価した。空洞の評
価は、内部電極の膜厚に対して空洞部の厚みの比で表し
た。すなわち、全く空洞が存在しない場合は01内部電
極の膜厚の10%までが△、それ以上空洞がある場合は
Xとした。ピアホールマツチング性の評価は、定量的に
表せないのでSEM観察による目視で評価した。以上の
結果を第2表に示す。第2表からも明らかなように空洞
化の抑制にMgOの添加が効果的であることが明らかで
ある。又、添加物としてAl2O3,SnO2,’ri
o2.Mn0zを加えた場合でも同様に、ピアホールの
マツチング性に効果があることがわかる。特に本実施例
の場合、MgOを添加した導電性ペーストは、MLCの
内部電極用に適し、他の添加物として特にAl2O3を
加えたものは、ピアホールの埋設用の導電性ペーストと
して最適である。
発明の効果 以上のように本発明のCuOペーストは、CuOの他に
ガラスフリットとMgOを添加すること、もしくはさら
にA l 203 、  S n 02 、 T i 
021M n O2の内少なくとも1種以上を添加する
ことで、基板材料との焼結収縮タイミング及び収縮体積
を一致させることができ、CuとMLCとの一体化に適
している。これにより、より信頼性の高いCu内部電極
及びピアホールを持つMLCを提供するものである。
【図面の簡単な説明】
第1図は本発明の一実施例における導電性ペーストを使
用して作製したMLCの内部電極ならびにピアホールの
断面図、第2図は従来のCuOペーストによるMLCの
内部電極ならびにピアホールの断面図である。 1・・・・・・内部電極、2・・・・・・誘電体層、3
・・・・・・ピアホール電極層、4・・・・・・空洞部

Claims (2)

    【特許請求の範囲】
  1. (1)CuO粉末87.0〜99.4重量%に、ガラス
    フリット0.5〜10.0重量%と、MgO粉末0.1
    〜3.0重量%含有した無機成分と、少なくとも有機バ
    インダと溶剤よりなる有機ビヒクル成分を備えたことを
    特徴とする導電性ペースト。
  2. (2)CuO粉末67.0〜96.4重量%に、ガラス
    フリット0.5〜10.0重量%と、MgO粉末0.1
    〜3.0重量%、さらにAl_2O_3,SnO_2,
    TiO_2,MnO_2の内少なくとも1種以上を3.
    0〜20.0重量%含有した無機成分と、少なくとも有
    機バインダと溶剤よりなる有機ビヒクル成分を備えたこ
    とを特徴とする導電性ペースト。
JP2086564A 1990-03-30 1990-03-30 導電性ペースト Pending JPH03285208A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2086564A JPH03285208A (ja) 1990-03-30 1990-03-30 導電性ペースト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2086564A JPH03285208A (ja) 1990-03-30 1990-03-30 導電性ペースト

Publications (1)

Publication Number Publication Date
JPH03285208A true JPH03285208A (ja) 1991-12-16

Family

ID=13890511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2086564A Pending JPH03285208A (ja) 1990-03-30 1990-03-30 導電性ペースト

Country Status (1)

Country Link
JP (1) JPH03285208A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960271B2 (en) * 2000-12-28 2005-11-01 Denso Corporation Laminate-type dielectric device, a production method and an electrode paste material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960271B2 (en) * 2000-12-28 2005-11-01 Denso Corporation Laminate-type dielectric device, a production method and an electrode paste material

Similar Documents

Publication Publication Date Title
EP0163478B1 (en) Process of manufacturing ceramic circuit board
US4795512A (en) Method of manufacturing a multilayer ceramic body
JPH04169002A (ja) 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
JPH05159621A (ja) 導電性ペースト
JPH06223621A (ja) 導体ペースト組成物
JPH03285208A (ja) 導電性ペースト
JPH0650703B2 (ja) ペースト組成物および積層セラミックコンデンサの製造方法
JPH0632379B2 (ja) セラミツク配線基板の製造方法
JP2005277058A (ja) セラミック電子部品の製造方法および導電ペースト
JPH0320914B2 (ja)
JPH0680897B2 (ja) セラミツク銅多層配線基板の製造方法
JPH0341997B2 (ja)
JPH0588557B2 (ja)
JPH08134388A (ja) 導電性インキ
JPH0348676B2 (ja)
JPH0321109B2 (ja)
JP3051434B2 (ja) 銅メタライズペースト、および電子回路用セラミック基板の製造方法
JPH0554718B2 (ja)
JP3856946B2 (ja) 厚膜ペースト、厚膜ペースト用無機粉末組成物、セラミック配線基板及びその製造方法、並びに半導体装置
JPH1116419A (ja) 導電性ペースト及びこれを用いたセラミックス多層基板の製造方法
JPH06268373A (ja) 多層回路基板の製造方法
JPS6263488A (ja) 厚膜基板の製造方法
JPH0685468B2 (ja) セラミツク多層基板の製造方法
JPS62198198A (ja) セラミツク多層配線基板の製造方法
JPH0253951B2 (ja)