JPH03286237A - 記憶装置の制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数のチャネルを制御する■／○プロセッサを有する計
算機システムに接続されている外部メモリ装置、例えば
、半導体メモリ装置の制御方式に関し、 中央処理装置の負荷を増加させることなく、且つ、入出
力処理に対するデータ転送より高速に、大容量の半導体
メモリ装置を制御することを目的とし、 主記憶装置とは異なるアドレス空間を持ち、又、Ｉ／Ｏ
デバイスとは異なる外部メモリ装置を、上記Ｉ／Ｏプロ
セツサに接続して、その配下におき、Ｉ／Ｏ命令とは異
なる外部記憶アクセス命令■を設けて、Ｉ／Ｏ制御命令
とは異なるコマンド体系■により、該Ｉ／Ｏプロセツサ
が該外部メモリ装置を制御するように構成する。

〔産業上の利用分野〕

本発明は、半導体ディスク装置のようなＩ／Ｏデバイス
とは異なる、半導体メモリ装置を制御する方式に関する
。

近年、アプリケーションの巨大化にともない、主記憶空
間の不足が問題になっている。このため、主記憶装置と
は別の広大なアドレス空間をもつ新しい高速の半導体記
憶装置が必要とされている。

これは、主記憶装置のアドレス空間を、むやみに拡大す
ると、主記憶装置に対するアドレスレジスタのビット数
が増加し、ソフトウェア上、ハードウェア上から制御が
複雑になり、高速アクセスを本命とする主記憶装置のア
クセスタイムを低下させる要因となる他、中央処理装置
の負荷が増加する為である。

このような事情から、中央処理装置の負荷を増加させる
ことなく、且つ、入出力インタフェースによるデータ転
送より高速に、該大容量の半導体メモリ装置をアクセス
できる記憶装置の制御方式が必要とされる。

〔従来の技術と発明が解決しようとする課題〕第２図は
従来の記憶装置の制御方式を説明する図であり、（ａ）
はメモリ制御装置に半導体メモリ装置を付加した場合を
示し、（ｂ）はチャネル装置（チャネル）に半導体メモ
リ装置を接続した場合を示している。

主記憶装置５とは異なるアドレス空間を持つ半導体メモ
リ装置６を新たに付加する場合、第２図（ａ）に示すよ
うに、メモリ制御装置２に、該半導体メモリ装置（以下
、外部メモリ装置ということがある）６を接続する方式
が考えられる。

この場合、この外部メモリ装置６に対する制御は、中央
処理袋Ｗ１からの特定の命令により、ハードウェアによ
って行われている。

具体的には、該特定の命令の形式は、主記憶装置に対す
るロード／ストア命令と同じであるが、「操作コード」
が異なるものとなる。

従って、メモリ制御装置２には、該特定の命令によるメ
モリアクセスに対応したインタフェース（コネクタ、制
御部等）２０を付加する必要がある。

又、この方法では、あくまでも、中央処理袋Ｗ１が上記
特定命令を実行することにより、該外部メモリ装置６へ
のアクセスが行われるので、中央処理装置１の負荷が増
大するという問題があった。

次に、（ｂ）図の様な、Ｉ／Ｏプロセツサ３に接続され
ているチャネル装置（チャネル）４に、該半導体メモリ
装置（半導体ディスク装置）　？ａを接続した構成では
、一般のＩ／Ｏ命令によって制御され、通常のＩ／Ｏ装
置と同し人出力インターフェースをもち、転送方法も同
じとなる。具体的には、該半導体メモリ装置７ａは磁気
ディスク装置と同様の仕様で動作することになる。

従って、半導体メモリ装置、即ち、半導体ディスク装置
７ａの場合、Ｉ／Ｏプロセツサ３とのデータ転送は、従
来の■／○転送と同し方法でデータ転送を行うため、従
来のＩ／Ｏ装置と同じ速度でしかデータ転送を行うこと
ができず、該半導体メモリ装ｆ７ａの高速なアクセス性
能を充分に生かしきれないという問題があった。

本発明は上記従来の欠点に鑑み、複数のチャネルを制御
するＩ／Ｏプロセツサを有する計算機システムにおいて
、中央処理装置の負荷を増加させることな（、且つ、入
出力装置１！！（Ｉ／Ｏ装置）に対するデータ転送より
高速に、大容量の半導体メモリ装置を制御する方式を提
供することを目的とするものである。

〔課題を解決するための手段〕

上記の問題点は下記のように構成した半導体メモリ装置
の制御方式によって解決される。

（１）複数のチャネルを制御するＩ／Ｏプロセツサを有
する計算機システムにおいて、 主記憶装置とは異なるアドレス空間を持ち、又Ｉ／Ｏデ
バイスとは異なる外部メモリ装置を、上記Ｉ／Ｏプロセ
ツサに接続して、その配下におき、■／○命令とは異な
る外部記憶アクセス命令のヲ設けて、Ｉ／Ｏ制御命令と
は異なるコマンド体系■により、該Ｉ／Ｏプロセツサが
、該外部メモリ装置を制御するように構成する。

（２）上記Ｉ／Ｏプロセツサはマイクロプログラムによ
って該外部メモリ装置を制御するように構成する。

〔作用〕

即ち、本発明によれば、主記憶装置のアドレス空間とは
別の、新しいアドレス空間を持つ外部メモリ装置、例え
ば、半導体メモリ装置を、メモリ制御装置ではなく、主
記憶とのインターフェースを持ち、例えば、マイクロプ
ログラムによって制御されているＩ／Ｏプロセツサの配
下におき、般のＩ／Ｏ制御命令とは異なる専用の外部記
憶アクセス命令のを設け、該外部記憶アクセス命令のを
中央処理装置が実行することにより、Ｉ／Ｏプロセツサ
において、該外部メモリ装置専用のコマンド語列（ＣＣ
Ｗ）■が、主記憶装置の、予め、定められているコマン
ド領域から読み出される。

該コマンド語列（ＣＣＷ）■からＩ／Ｏプロセツサがコ
マンドを生成して実行することによって、公知のＩ／Ｏ
転送のプロトコルを使用しないメモリ転送方法で、主記
憶装置と該半導体メモリ装置との間の高速なデータ転送
を行うことができる。

又、該外部メモリ装置を、Ｉ／Ｏプロセツサの、例えば
、マイクロプログラムによって制御することにより、柔
軟な制御を行うことができる。

従って、本発明の構成においては、中央処理装置が該外
部メモリ装置に対する専用命令である特定の外部記憶ア
クセス命令のを発行し、この命令のヲ受は取ったＩ／Ｏ
プロセツサは、該外部メモリ装置に通常のＩ／Ｏ制御命
令とは異なるコマンドを出し、このコマンド（リード／
ライト／センスコマンド）を受けたことにより、該外部
メモリ装置はデータ転送動作、センス動作等を行うこと
で、Ｉ／Ｏプロセツサとメモリ制御装置の間の転送は、
通常のＩ／Ｏ転送動作（入出力インタフェースにより規
定されているデータ転送動作）とは異なるメモリ転送方
法を用いることができ、該外部メモリ装置の高速なアク
セス性能を生かすことができる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

第１図は本発明の一実施例を示した図であり、（ａ）は
システム構成の例を示し、（ｂ）は外部記憶アクセス命
令■のフォーマント例を示し、（ｃ）はコマンド語列（
ＣＣＷ）の例を示しており、外部メモリ装置６を、Ｉ／
Ｏプロセツサ３の特定のインタフェースに接続し、中央
処理装置１が発行する命令に、該外部記憶アクセス命令
■を設けて、該外部記憶アクセス命令■の発行されたこ
とをＩ／Ｏプロセツサ３が認識すると、主記憶装置５の
特定のアドレスから、該外部メモリ装置６をアクセスす
る為のコマンド語列（ＣＣＷ）■を読み出し、該コマン
ド語列（ＣＣＷ）■から、該メモリ装置６をアクセスす
る為のコマンドを生成して、該生成されたコマンドによ
り、該外部メモリ装置６をアクセスする手段が本発明を
実施するのに必要な手段である。尚、全図を通して同じ
符号は同じ対象物を示している。

以下、第１図によって、本発明の記憶装置の制御方式を
説明する。

前述のように、大容量の外部メモリ装置、例えば、半導
体メモリ装置６を主記憶装置の拡張の形で接続すると、
主記憶装置用のアドレスレジスタのビット数を増加させ
る必要が生しるので、本発明においては、該外部メモリ
装置６に、主記憶装置５とは異なる別のアドレス空間を
与える。

そして、該主記憶装置５とは異なるアドレス空間をアク
セスする為に、専用の外部メモリアクセス命令の（（ｂ
）図参照）を設ける。

先ず、中央処理装置１より発行された、本発明の特定の
上記外部記憶アクセス命令■をＩ／Ｏプロセンサ３が受
は取る。

これにより、Ｉ／Ｏプロセツサ３は、予め、定められて
いる主記憶装置５のコマンドアドレス域（ＣＡＷ）から
、該外部メモリ装置６をアクセスする為のコマンド語列
（ＣＣＷ）■を読み出し、該読み出したコマンド語列（
ＣＣＷ）■を解析して、該外部メモリ装置６に対するリ
ード／ライトコマンド等を生成して出力する。

該コマンド語列（ＣＣＷ）■は、例えば、（ｃ）図に示
したように構成されており、主記憶装置５のデータ転送
開始アドレス　（主記憶アドレス）と、外部メモリ装置
６のデータ転送開始アドレス（外部メモリアドレスンと
、転送量（語数）等からなっている。

このコマンド語列（ＣＣＷ）■を解析することにより、
Ｉ／Ｏプロセツサ３は、外部メモリ装置６の何番地から
転送量が示すデータを、主記憶装置５の何番地に転送す
る（又は、その逆の）動作を自律的に行う。

このとき、メモリ制御装置２に対しては、入出力装置（
■１０装置）７からのデータ転送のときと同じ制御方式
、例えば、主記憶装置５に対する主記憶バスの空きサイ
クルを検出して、該バス幅のバイトデータを主記憶装置
５に転送することを繰り返して、上記コマンド語列（Ｃ
Ｃ１１）■が指示する転送量のデータ転送を行う。

該データ転送が終了すると、これも、入出力処理でのチ
ャネル動作と同様に、終了ステータス語を生成して、該
外部メモリ装置６として、予め、定められているステー
タス語域に、終了ステータスを格納した後、中央処理装
置１に終了割込みを行う。

このように、本発明は、大容量の半導体メモリ装置を、
Ｉ／Ｏプロセツサの特定のインタフェースに接続し、中
央処理装置で発行される、特定の外部記憶アクセス命令
のを、該Ｉ／Ｏプロセツサが受けとると、該Ｉ／Ｏプロ
セツサは、予め、定められた主記憶装置上のコマンド語
列■を読み出し、該コマンド語列■を解釈して、外部メ
モリ装置に対する専用のコマンドを送出することで、外
部メモリ装置と、主記憶装置との間で、主記憶バスサイ
クルスティールによるデータ転送を行うようにしたとこ
ろに特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の記憶装置の制御
方式は、複数のチャネルを制御するＩ／Ｏプロセツサを
有する計算機システムにおいて、主記憶装置とは異なる
アドレス空間を持ち、且つ、Ｉ／Ｏデバイスとは異なる
外部メモリ装置（例えば、半導体メモリ装置）を、上記
Ｉ／Ｏプロセツサに接続して、その配下におき、Ｉ／Ｏ
命令とは異なる外部記憶アクセス命令のを設けて、Ｉ／
Ｏ制御命令とは異なるコマンド体系■により、該Ｉ／Ｏ
プロセツサが、該外部メモリ装置を制御するようにした
ものであるので、主記憶とのインターフェースを持つＩ
／Ｏプロセツサを有効利用した高速なデータ転送と、こ
のメモリ転送動作を中央・処理装置の直接の制御ではな
く、マイクロプログラムをもつＩ／Ｏプロセツサに行わ
せることにより、中央処理装置の負荷を軽減し、該外部
メモリアクセスを該マイクロプログラムによる柔軟な制
御形態でアクセスできるという効果がある。

図面において、 ｌは中央処理装置、　　２はメモリ制御装置。

３はＩ／Ｏプロセツサ。

４はチャネル装置（チャネル）。

５は主記憶装置。

６は外部メモリ装置、又は、半導体メモリ装置。

７はＩ／Ｏ装置、又は、■／○デバイス。

７ａは半導体メモリ装置、又は、半導体ディスク装置。

■は外部記憶アクセス命令。

■はコマンド語列（ＣＣＷ）　、又は、コマンド体系。

をそれぞれ示す。

【図面の簡単な説明】

第１図は本発明の一実施例を示した図。 第２図は従来の記憶装置の制御方式を説明する図。 である。

Claims (2)

【特許請求の範囲】
1. （１）複数のチャネル（４）を制御するＩ／Ｏプロセッ
   サ（３）を有する計算機システムにおいて、主記憶装置
   （５）とは異なるアドレス空間を持ち、又、Ｉ／Ｏデバ
   イス（７）とは異なる外部メモリ装置（６）を、上記Ｉ
   ／Ｏプロセッサ（３）に接続して、その配下におき、 Ｉ／Ｏ命令とは異なる外部記憶アクセス命令［（１）］
   を設けて、Ｉ／Ｏ制御命令とは異なるコマンド体系［（
   ２）］により、上記Ｉ／Ｏプロセッサ（３）が該外部メ
   モリ装置（６）を制御することを特徴とする記憶装置の
   制御方式。
2. （２）上記のＩ／Ｏプロセッサ（３）はマイクロプログ
   ラムで、該外部メモリ装置（６）を制御することを特徴
   とする請求項１に記載の記憶装置の制御方式。