JPH03288247A - 周辺装置コントローラ - Google Patents
周辺装置コントローラInfo
- Publication number
- JPH03288247A JPH03288247A JP2090027A JP9002790A JPH03288247A JP H03288247 A JPH03288247 A JP H03288247A JP 2090027 A JP2090027 A JP 2090027A JP 9002790 A JP9002790 A JP 9002790A JP H03288247 A JPH03288247 A JP H03288247A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- bus
- data buffer
- buffer ram
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、コンピュータ周辺装置用のコントローラに関
するものである。
するものである。
［従来の技術］
第２図は、従来の周辺装置コントローラの一例を示すブ
ロック図である。
ロック図である。
この周辺装置コントローラは、ホスト装置とのインター
フェースを行なうホストインターフェースブロック１４
と、ホスト装置と周辺装置との間のデータの一時記憶領
域であるデータバッファＲＡＭ１２と、周辺装置の読み
出し、書き込みの制御およびデータ転送を行なうシーケ
ンサ／ＤＭＡブロック１１と、データのエラー検出、訂
正を行なうエラー訂正ブロック１３と、ホスト装置から
のコマンド解釈と、シーケンサ／ＤＭＡブロック１１の
制御を行なうコントローラＣＰＵｌ０と、それに付属す
るＲＯＭ１５およびＲＡＭ１６とで構成されている。
フェースを行なうホストインターフェースブロック１４
と、ホスト装置と周辺装置との間のデータの一時記憶領
域であるデータバッファＲＡＭ１２と、周辺装置の読み
出し、書き込みの制御およびデータ転送を行なうシーケ
ンサ／ＤＭＡブロック１１と、データのエラー検出、訂
正を行なうエラー訂正ブロック１３と、ホスト装置から
のコマンド解釈と、シーケンサ／ＤＭＡブロック１１の
制御を行なうコントローラＣＰＵｌ０と、それに付属す
るＲＯＭ１５およびＲＡＭ１６とで構成されている。
また、ホストインターフェースブロック１４、エラー訂
正ブロック１３、データバッファＲＡＭ１２およびシー
ケンサ／ＤＭＡブロック１１の間のバスがデータバッフ
ァＲＡＭ用バス１７であり、コントローラＣＰＵｌ０、
シーケンサ／ＤＭＡブロック１１、コントローラ用ＲＡ
Ｍ１６およびコントローラ用ＲＯＭ１５の間のバスがコ
ントローラＣＰＵ用バス１８である。
正ブロック１３、データバッファＲＡＭ１２およびシー
ケンサ／ＤＭＡブロック１１の間のバスがデータバッフ
ァＲＡＭ用バス１７であり、コントローラＣＰＵｌ０、
シーケンサ／ＤＭＡブロック１１、コントローラ用ＲＡ
Ｍ１６およびコントローラ用ＲＯＭ１５の間のバスがコ
ントローラＣＰＵ用バス１８である。
［発明が解決しようとする課題］
しかしながら、上記従来例では、コントローラＣＰＵｌ
０用のワークエリアＲＡＭ１６とデータバッファＲＡＭ
１２とは、バス系統が別になっており、コントローラＣ
ＰＵｌ０からは、データバッファＲＡＭ１２が直接アク
セスできないため、データバッファＲＡＭ１２をコント
ローラＣＰＵ１Ｏのプログラム保存に使えず、また、デ
ータ保存用としてもアクセスタイムが余分にかかってし
まうという問題があった。
０用のワークエリアＲＡＭ１６とデータバッファＲＡＭ
１２とは、バス系統が別になっており、コントローラＣ
ＰＵｌ０からは、データバッファＲＡＭ１２が直接アク
セスできないため、データバッファＲＡＭ１２をコント
ローラＣＰＵ１Ｏのプログラム保存に使えず、また、デ
ータ保存用としてもアクセスタイムが余分にかかってし
まうという問題があった。
また、上記従来例では、エラー訂正ブロック５に機能障
害が発生した場合には、周辺装置コントローラ全体が動
作不能となってしまうという欠点を持っていた。
害が発生した場合には、周辺装置コントローラ全体が動
作不能となってしまうという欠点を持っていた。
本発明は、コントローラＣＰＵ用とデータバッファＲＡ
Ｍ用の２木のバスをより自在に活用することができ、事
故発生時等に有効に対処することができる周辺装置コン
トローラを提供することを目的とする。
Ｍ用の２木のバスをより自在に活用することができ、事
故発生時等に有効に対処することができる周辺装置コン
トローラを提供することを目的とする。
［課題を解決する手段］
本発明は、コントローラＣＰＵのバスとデータバッファ
ＲＡＭのバスとが、内部で別々に存在してイル周辺装置
コントローラにおいて、コントローラＣＰＵのバスとデ
ータバッファＲＡＭのバスとを接続するバス切換制御手
段を設けたことを特徴とする。
ＲＡＭのバスとが、内部で別々に存在してイル周辺装置
コントローラにおいて、コントローラＣＰＵのバスとデ
ータバッファＲＡＭのバスとを接続するバス切換制御手
段を設けたことを特徴とする。
［作用］
本発明では、コントローラＣＰＵ用バスト、データバッ
ファＲＡＭ用バスとの間に、バス切換制御手段を設ける
ことにより、データバッファＲＡＭにアクセスする装置
の切り換え、切り離しを行なえるようにし、周辺装置コ
ントローラ内におけるメモリ管理を一元的に行なうこと
によって、コントローラとしての信頼性の向上及び機能
の拡大を図るものである。
ファＲＡＭ用バスとの間に、バス切換制御手段を設ける
ことにより、データバッファＲＡＭにアクセスする装置
の切り換え、切り離しを行なえるようにし、周辺装置コ
ントローラ内におけるメモリ管理を一元的に行なうこと
によって、コントローラとしての信頼性の向上及び機能
の拡大を図るものである。
［実施例］
第１図は、本発明の一実施例を示すブロック図である。
なお０本実施例は、上記第２図に示す構成にバス切換制
御手段３を付加するとともに、コントローラＣＰＵ用Ｒ
ＡＭを省略したものであり、その他の各構成ブロックは
共通であることから個々の詳細は省略する。
御手段３を付加するとともに、コントローラＣＰＵ用Ｒ
ＡＭを省略したものであり、その他の各構成ブロックは
共通であることから個々の詳細は省略する。
この実施例では、データバッファＲＡＭ４およびエラー
訂正ブロック５とシーケンサ／ＤＭＡブロック２との間
に、バス切換制御手段３を接続し、さらに、コントロー
ラＣＰＵＩのバス９とバス切換制御手段３を接続したも
のである。
訂正ブロック５とシーケンサ／ＤＭＡブロック２との間
に、バス切換制御手段３を接続し、さらに、コントロー
ラＣＰＵＩのバス９とバス切換制御手段３を接続したも
のである。
これによりコントローラＣＰＵＩは、バス切換制御手段
３を介してデータバッファＲＡＭ４に直接アクセスでき
るようになると同時に、バス切換制御手段３を制御して
、エラー訂正ブロック５のバスから切り離されることが
可能になる。
３を介してデータバッファＲＡＭ４に直接アクセスでき
るようになると同時に、バス切換制御手段３を制御して
、エラー訂正ブロック５のバスから切り離されることが
可能になる。
したがって、コントローラＣＰＵＩは、データバッファ
ＲＡＭ４をプログラム保存用およヒデータ保存用として
直接アクセスすることができるようになるとともに、エ
ラー訂正ブロック５に障害が発生した際は、これをバス
から切り離すことができるようになる。
ＲＡＭ４をプログラム保存用およヒデータ保存用として
直接アクセスすることができるようになるとともに、エ
ラー訂正ブロック５に障害が発生した際は、これをバス
から切り離すことができるようになる。
以上の構成により、コントローラＣＰＵＩが、直接デー
タバッファＲＡＭ４にアクセスできるため、周辺装置の
エージングや製造工程での機能チエツクなどの一時的に
しか使用しないプログラムをホストからデータバッファ
ＲＡＭ４にダウンロードして実行することができ、プロ
グラムＲＯＭ７の不必要な増大を防ぐことができる。
タバッファＲＡＭ４にアクセスできるため、周辺装置の
エージングや製造工程での機能チエツクなどの一時的に
しか使用しないプログラムをホストからデータバッファ
ＲＡＭ４にダウンロードして実行することができ、プロ
グラムＲＯＭ７の不必要な増大を防ぐことができる。
また、プログラムＲＯＭ７の中にエラー訂正プログラム
を入れておき、エラー訂正ブロック５に機能障害が発生
した際に、これを起動して、周辺装置コントローラとし
ての機能を保つことができる。これはソフトウェアによ
る訂正であるため、動作速度は低下するが、このような
障害をホストに通知してからち、動作が可能であるため
、ホストに障害回復の手段を行なう余裕を与えることが
でき、システムとしての信頼性が向上する。
を入れておき、エラー訂正ブロック５に機能障害が発生
した際に、これを起動して、周辺装置コントローラとし
ての機能を保つことができる。これはソフトウェアによ
る訂正であるため、動作速度は低下するが、このような
障害をホストに通知してからち、動作が可能であるため
、ホストに障害回復の手段を行なう余裕を与えることが
でき、システムとしての信頼性が向上する。
さらに、コントローラＣＰＵ用ＲＡＭとデータバッファ
ＲＡＭが共通化されるため、コントローラＣＰＵ用ＲＡ
Ｍは、不要となると同時に、データバッファＲＡＭ内の
コントローラＣＰＵの使用部分が動的に確保できるため
、システムとしての柔軟性が増大する。
ＲＡＭが共通化されるため、コントローラＣＰＵ用ＲＡ
Ｍは、不要となると同時に、データバッファＲＡＭ内の
コントローラＣＰＵの使用部分が動的に確保できるため
、システムとしての柔軟性が増大する。
［発明の効果］
以上説明したように、周辺装置コントローラ内に、バス
切換制御手段を設けることにより、周辺装置コントロー
ラ内におけるメモリ／デバイスの管理をコントローラＣ
ＰＵが一元的に行なうことが可能となり、データバッフ
ァＲＡＭをコントローラＣＰＵプログラム用としての使
用ができる効果がある。
切換制御手段を設けることにより、周辺装置コントロー
ラ内におけるメモリ／デバイスの管理をコントローラＣ
ＰＵが一元的に行なうことが可能となり、データバッフ
ァＲＡＭをコントローラＣＰＵプログラム用としての使
用ができる効果がある。
また、エラー訂正ブロックの機能をコントローラＣＰＵ
で代替することも可能となる。
で代替することも可能となる。
さらに、コントローラＣＰＵ用としてのワークエリア用
ＲＡＭを省略できるという効果も得られる。
ＲＡＭを省略できるという効果も得られる。
第１図は、本発明の一実施例を示すブロック図である。
第２図は、従来の周辺装置コントローラの一例を示すブ
ロック図である。 １・・・コントローラＣＰＵ。 ２・・・シーケンサ／ＤＭＡブロック、３・・・バス切
換制御用ブロック、 ４・・・データバ）ファＲＡＭ、 ５・・・エラー訂正ブロック、 ６・・・ホストインターフェースブロック、７・・・コ
ントローラＣＰＵ用ＲＯＭ、８・・・データバッファＲ
ＡＭ用／＜ス、９・・・コントローラＣＰＵ用バス。 同代理人 用久保 新
ロック図である。 １・・・コントローラＣＰＵ。 ２・・・シーケンサ／ＤＭＡブロック、３・・・バス切
換制御用ブロック、 ４・・・データバ）ファＲＡＭ、 ５・・・エラー訂正ブロック、 ６・・・ホストインターフェースブロック、７・・・コ
ントローラＣＰＵ用ＲＯＭ、８・・・データバッファＲ
ＡＭ用／＜ス、９・・・コントローラＣＰＵ用バス。 同代理人 用久保 新
Claims (3)
- （１）コントローラＣＰＵのバスとデータバッファＲＡ
Ｍのバスとが、内部で別々に存在している周辺装置コン
トローラにおいて、 コントローラＣＰＵのバスとデータッバッフアＲＡＭの
バスとを接続するバス切換制御手段を設けたことを特徴
とする周辺装置コントローラ。 - （２）請求項（１）において、 上記バス切換制御手段は障害の発生した機能ブロックを
電気的に切り離す機能を有し、この障害の発生した機能
ブロックの機能を、コントローラＣＰＵのプログラムで
代替実行することを特徴とする周辺装置コントローラ。 - （３）請求項（１）において、 一時的に使用するプログラムを、外部からデータバッフ
ァＲＡＭに記憶させてコントローラＣＰＵに実行させる
ことを特徴とする周辺装置コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2090027A JPH03288247A (ja) | 1990-04-04 | 1990-04-04 | 周辺装置コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2090027A JPH03288247A (ja) | 1990-04-04 | 1990-04-04 | 周辺装置コントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03288247A true JPH03288247A (ja) | 1991-12-18 |
Family
ID=13987197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2090027A Pending JPH03288247A (ja) | 1990-04-04 | 1990-04-04 | 周辺装置コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03288247A (ja) |
-
1990
- 1990-04-04 JP JP2090027A patent/JPH03288247A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5109505A (en) | Semiconductor memory disk apparatus with backup device capable of being accessed immediately after power source is recovered | |
| KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
| KR100827287B1 (ko) | 반도체 보조 기억 장치 및 이를 이용한 데이터 저장 방법 | |
| JP2010128808A (ja) | ストレージ制御装置 | |
| JPH03288247A (ja) | 周辺装置コントローラ | |
| JPS59214952A (ja) | 障害処理方式 | |
| JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
| JPWO2004040451A1 (ja) | システムコントローラ、コントロールシステムおよびシステムコントロール方法 | |
| JPS626269B2 (ja) | ||
| JPS62269253A (ja) | 半導体記憶装置の停電処理方式 | |
| JPH03208158A (ja) | 電子制御装置 | |
| JP3157794B2 (ja) | 周辺制御処理装置 | |
| JPS6217877Y2 (ja) | ||
| JPS62144202A (ja) | プログラマブルコントロ−ラのデバツグ装置 | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JPS58168121A (ja) | 停電復電処理方式 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPS6378253A (ja) | プログラムロ−ド方式 | |
| JPH03271823A (ja) | ディスクコントローラの高速書込み方式 | |
| JPS63133246A (ja) | 命令処理装置 | |
| JPS60220448A (ja) | マルチｃｐｕシステムの相互チエツク方法 | |
| JPS585856A (ja) | 論理装置のエラ−回復システム | |
| JPH047771A (ja) | 複合系システム | |
| JPS61153741A (ja) | プログラマブルコントロ−ラ | |
| JPH02263249A (ja) | 情報収集用端末装置 |