JPH03288935A - 情報処理装置の誤り訂正装置 - Google Patents
情報処理装置の誤り訂正装置Info
- Publication number
- JPH03288935A JPH03288935A JP2091677A JP9167790A JPH03288935A JP H03288935 A JPH03288935 A JP H03288935A JP 2091677 A JP2091677 A JP 2091677A JP 9167790 A JP9167790 A JP 9167790A JP H03288935 A JPH03288935 A JP H03288935A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- parity
- data
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 claims abstract description 115
- 238000001514 detection method Methods 0.000 claims abstract description 22
- 208000011580 syndromic disease Diseases 0.000 claims abstract description 20
- 230000010365 information processing Effects 0.000 claims abstract description 8
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置およびディジタル通信装置に利用
する。本発明はデータの誤りを検出しその訂正を行う誤
り訂正装置に関する。
する。本発明はデータの誤りを検出しその訂正を行う誤
り訂正装置に関する。
本発明は情報処理におけるデータの誤り訂正を行う誤り
訂正装置において、 データの誤りを訂正する前にそのデータに対応するパリ
ティビットを生成し、データの訂正が行われたときには
、生成されたパリティビットを訂正することにより、 誤り訂正回路部分の故障などによりデータが変化するこ
とを防止し、信頼性を高めるようにしたものである。
訂正装置において、 データの誤りを訂正する前にそのデータに対応するパリ
ティビットを生成し、データの訂正が行われたときには
、生成されたパリティビットを訂正することにより、 誤り訂正回路部分の故障などによりデータが変化するこ
とを防止し、信頼性を高めるようにしたものである。
従来、この種の誤り訂正装置は、受信データおよび誤り
訂正用チエツクビットを解読して誤りの有無により受信
データを訂正し上位装置へ出力データとして送出してい
るが、このときの出力データのパリティビットは訂正後
のデータから生成され付加されていた。
訂正用チエツクビットを解読して誤りの有無により受信
データを訂正し上位装置へ出力データとして送出してい
るが、このときの出力データのパリティビットは訂正後
のデータから生成され付加されていた。
〔発明が解決しようとする課題〕
上述した従来の誤り訂正装置は、出力データに付加する
パリティビットを誤り訂正後のデータより生成している
ため、故障などによりまちがって誤りが訂正された場合
にその誤りを検出することができず必要とするデータと
は異なったデータが出力され、信頼性を低下させる欠点
がある。
パリティビットを誤り訂正後のデータより生成している
ため、故障などによりまちがって誤りが訂正された場合
にその誤りを検出することができず必要とするデータと
は異なったデータが出力され、信頼性を低下させる欠点
がある。
本発明はこのような欠点を除去するもので、誤り訂正回
路部分の故障などによりデータが変わることを防止でき
る装置を提供することを目的とする。
路部分の故障などによりデータが変わることを防止でき
る装置を提供することを目的とする。
本発明は、データ信号および対応する誤り訂正用チエツ
クビット信号を受信し該当するデータを訂正して出力す
るデータ訂正手段を備えた情報処理装置の誤り訂正装置
において、授受したデータ信号に対応するパリティビッ
トを生成するパリティ生成回路と、前記データ訂正手段
が訂正したデータ数にしたがって、前記パリティ生成回
路が生成したパリティ信号を訂正するパリティ訂正手段
とを備えたことを特徴とする。
クビット信号を受信し該当するデータを訂正して出力す
るデータ訂正手段を備えた情報処理装置の誤り訂正装置
において、授受したデータ信号に対応するパリティビッ
トを生成するパリティ生成回路と、前記データ訂正手段
が訂正したデータ数にしたがって、前記パリティ生成回
路が生成したパリティ信号を訂正するパリティ訂正手段
とを備えたことを特徴とする。
前記データ訂正手段は、受信したデータからシンドロー
ムを生成するシンドローム生成回路と、そのシンドロー
ムから訂正箇所があるか否かを検出し、訂正箇所がある
場合には訂正信号を出力する訂正箇所検出回路と、デー
タ信号および前記訂正箇所検出回路からの訂正信号に基
づき受信データを訂正するデータ訂正回路とを含み、前
記パリティ訂正手段は、前記訂正箇所検出回路の出力に
基づきパリティビットの訂正箇所を検索してパリティ訂
正信号を出力するパリティ訂正箇所検出回路と、前記パ
リティ生成回路からのパリティ信号および前記パリティ
訂正箇所検出回路からのパリティ訂正信号にしたがって
訂正されたパリティ信号を出力するパリティ訂正回路と
を含むことができる。
ムを生成するシンドローム生成回路と、そのシンドロー
ムから訂正箇所があるか否かを検出し、訂正箇所がある
場合には訂正信号を出力する訂正箇所検出回路と、デー
タ信号および前記訂正箇所検出回路からの訂正信号に基
づき受信データを訂正するデータ訂正回路とを含み、前
記パリティ訂正手段は、前記訂正箇所検出回路の出力に
基づきパリティビットの訂正箇所を検索してパリティ訂
正信号を出力するパリティ訂正箇所検出回路と、前記パ
リティ生成回路からのパリティ信号および前記パリティ
訂正箇所検出回路からのパリティ訂正信号にしたがって
訂正されたパリティ信号を出力するパリティ訂正回路と
を含むことができる。
誤り訂正前のデータに対応するパリティビットを生成し
、次いでデータ誤りをチエツクして訂正を要する場合に
はデータおよびそのパリティビットを訂正し、誤り訂正
データ信号およびそれに対応するデータパリティ信号と
して送出する。
、次いでデータ誤りをチエツクして訂正を要する場合に
はデータおよびそのパリティビットを訂正し、誤り訂正
データ信号およびそれに対応するデータパリティ信号と
して送出する。
すなわち、データ訂正前のデータからパリティビットを
生成し、データ訂正が行われたときにこのパリティビッ
トを修正するので、データ訂正回路に故障があると、送
出されるパリティビットに誤りが生じて後段（または上
位装置）でその故障に気付くことができる。
生成し、データ訂正が行われたときにこのパリティビッ
トを修正するので、データ訂正回路に故障があると、送
出されるパリティビットに誤りが生じて後段（または上
位装置）でその故障に気付くことができる。
これにより、誤り訂正回路の故障によりデータが変化す
ることを防ぎ、装置の信頼性を高めることができる。
ることを防ぎ、装置の信頼性を高めることができる。
次に、本発明実施例を図面に基づいて説明する。
図は本発明実施例の構成を示すブロック図である。
本発明実施例は、データ信号群１０および対応する誤り
訂正用チエツクビット信号群１１を受信し、該当するデ
ータを訂正して出力するデータ訂正手段を備え、さらに
、受信したデータ信号群１０に対応スるパリティビット
を生成するパリティ生成回路３と、前記データ訂正手段
が訂正したデータ数にしたがってパリティ生成回路３が
生威したパリティ信号群１２を訂正するパリティ訂正手
段とを備え、前記データ訂正手段には、受信したデータ
からシンドローム群１３を生成するシンドローム生成回
路１と、そのシンドローム群１３から訂正箇所があるか
否かを検出し、訂正箇所がある場合には訂正信号群１４
を出力する訂正箇所検出回路２と、データ信号群■０お
よび訂正箇所検出回路２からの訂正信号群１４に基づき
受信データを訂正するデータ訂正回路４とを含み、前記
パリティ訂正手段には、訂正箇所検出回路２の出力に基
づきパリティビットの訂正箇所を検索してパリティ訂正
信号群■５を出力するパリティ訂正箇所検出回路５と、
パリティ生成回路３からのパリティ信号群１２およびパ
リティ訂正箇所検出回路５からのパリティ訂正信号群１
５にしたがって訂正されたパリティ生成回路３が生成し
たパリティ信号群１２を訂正するパリティ訂正回路６と
を含む。
訂正用チエツクビット信号群１１を受信し、該当するデ
ータを訂正して出力するデータ訂正手段を備え、さらに
、受信したデータ信号群１０に対応スるパリティビット
を生成するパリティ生成回路３と、前記データ訂正手段
が訂正したデータ数にしたがってパリティ生成回路３が
生威したパリティ信号群１２を訂正するパリティ訂正手
段とを備え、前記データ訂正手段には、受信したデータ
からシンドローム群１３を生成するシンドローム生成回
路１と、そのシンドローム群１３から訂正箇所があるか
否かを検出し、訂正箇所がある場合には訂正信号群１４
を出力する訂正箇所検出回路２と、データ信号群■０お
よび訂正箇所検出回路２からの訂正信号群１４に基づき
受信データを訂正するデータ訂正回路４とを含み、前記
パリティ訂正手段には、訂正箇所検出回路２の出力に基
づきパリティビットの訂正箇所を検索してパリティ訂正
信号群■５を出力するパリティ訂正箇所検出回路５と、
パリティ生成回路３からのパリティ信号群１２およびパ
リティ訂正箇所検出回路５からのパリティ訂正信号群１
５にしたがって訂正されたパリティ生成回路３が生成し
たパリティ信号群１２を訂正するパリティ訂正回路６と
を含む。
このように構成された本発明実施例は、図外の主記憶装
置の読出しデータのエラー訂正および検出回路に適用し
たものである。
置の読出しデータのエラー訂正および検出回路に適用し
たものである。
シンドローム生成回路１はデータ信号群１０と誤り訂正
用チエツクビット信号群１■とを受信しシンドローム群
１３を出力する。訂正箇所検出回路２は受信したシンド
ローム群１３よりエラー箇所を検索し訂正信号群１４を
出力する。パリティ生成回路３はデータ信号群１０を受
信しパリティビットを生成してパリティ信号群１２を出
力する。
用チエツクビット信号群１■とを受信しシンドローム群
１３を出力する。訂正箇所検出回路２は受信したシンド
ローム群１３よりエラー箇所を検索し訂正信号群１４を
出力する。パリティ生成回路３はデータ信号群１０を受
信しパリティビットを生成してパリティ信号群１２を出
力する。
データ訂正回路４はデータ信号群１０を受信し、訂正信
号群１４により訂正する箇所が指摘されていれば該当す
るデータを修正し、読出しデータ信号群１７を出力する
。パリティ訂正箇所検出回路５は訂正信号群１４より訂
正したデータ数を検出し、これによりパリティビットの
訂正箇所を検索してパリティ訂正信号群１５を出力する
。パリティ訂正回路６はパリティ信号群１２とパリティ
訂正信号群１５とを受信し、読出しデータパリティ信号
群１６を出力する。
号群１４により訂正する箇所が指摘されていれば該当す
るデータを修正し、読出しデータ信号群１７を出力する
。パリティ訂正箇所検出回路５は訂正信号群１４より訂
正したデータ数を検出し、これによりパリティビットの
訂正箇所を検索してパリティ訂正信号群１５を出力する
。パリティ訂正回路６はパリティ信号群１２とパリティ
訂正信号群１５とを受信し、読出しデータパリティ信号
群１６を出力する。
次に、本発明実施例の動作について説明する。
シンドローム生成回路１はデータ信号群ＩＯおよびそれ
に対応する誤り訂正用チエツクビット信号群１１を受信
すると、これらの信号群によりシントロール群１３を生
威し訂正箇所検出回路２に出力する。訂正箇所検出回路
２はシンドローム群１３を受信してエラーの有無をチエ
ツクし、エラーがありそのエラーが訂正可能であれば訂
正を指示する訂正信号群１４を出力する。
に対応する誤り訂正用チエツクビット信号群１１を受信
すると、これらの信号群によりシントロール群１３を生
威し訂正箇所検出回路２に出力する。訂正箇所検出回路
２はシンドローム群１３を受信してエラーの有無をチエ
ツクし、エラーがありそのエラーが訂正可能であれば訂
正を指示する訂正信号群１４を出力する。
このとき訂正可能なエラーが無い場合には、データ信号
群ｌＯはデータ訂正回路４に人力され、そのまま読出し
データ信号群１７として図外の上位装置へ転送される。
群ｌＯはデータ訂正回路４に人力され、そのまま読出し
データ信号群１７として図外の上位装置へ転送される。
また、パリティ生成回路３はデータ信号群１０を受信し
、パリティビットを生成してハリティ信号群１２を出力
するが、パリティ訂正回路６はそのまま読出しデータパ
リティ信号群１６として上位装置へ転送する。
、パリティビットを生成してハリティ信号群１２を出力
するが、パリティ訂正回路６はそのまま読出しデータパ
リティ信号群１６として上位装置へ転送する。
訂正可能なエラーが有る場合には、データ訂正回路４に
人力されたデータ信号群１０は訂正信号群１４により訂
正され、読出しデータ信号群１７とじて上位装置へ転送
される。パリティ訂正箇所検出回路５は訂正信号群１４
によりデータが訂正されたことを検知し、パリティビッ
トも訂正する必要がある場合にはパリティ訂正信号群１
５をパリティ訂正回路６に出力し、パリティ訂正回路６
はパリティ信号群１２をパリティ訂正信号群１５により
訂正して読出しデータパリティ信号群１６を上位装置へ
転送する。
人力されたデータ信号群１０は訂正信号群１４により訂
正され、読出しデータ信号群１７とじて上位装置へ転送
される。パリティ訂正箇所検出回路５は訂正信号群１４
によりデータが訂正されたことを検知し、パリティビッ
トも訂正する必要がある場合にはパリティ訂正信号群１
５をパリティ訂正回路６に出力し、パリティ訂正回路６
はパリティ信号群１２をパリティ訂正信号群１５により
訂正して読出しデータパリティ信号群１６を上位装置へ
転送する。
このようにデータの訂正前にパリティビットを付加する
ことにより、データ訂正回路４などで故障が発生しても
そのデータに対応するパリティビットが合致せず、その
ために故障を上位装置で検出することが可能となり、ま
た、訂正可能エラーが発生してデータが訂正された場合
で、それに対応するパリティビットも訂正の必要があれ
ば訂正され、パリティビットを常に合致した状態にする
ことができる。
ことにより、データ訂正回路４などで故障が発生しても
そのデータに対応するパリティビットが合致せず、その
ために故障を上位装置で検出することが可能となり、ま
た、訂正可能エラーが発生してデータが訂正された場合
で、それに対応するパリティビットも訂正の必要があれ
ば訂正され、パリティビットを常に合致した状態にする
ことができる。
以上説明したように本発明によれば、データの誤り訂正
前のデータからそのデータに対応するパリティビットを
付加することにより、誤り訂正回路部分の故障によるデ
ータの変化を防ぎ、装置の信頼性を高めることができる
効果がある。
前のデータからそのデータに対応するパリティビットを
付加することにより、誤り訂正回路部分の故障によるデ
ータの変化を防ぎ、装置の信頼性を高めることができる
効果がある。
図は本発明実施例の構成を示すブロック図。
１・・・シンドローム生成回路、２・・・訂正箇所検出
回路、３・・・パリティ生成回路、４・・・データ訂正
回路、５・・・パリティ訂正箇所検出回路、６・・・パ
リティ訂正回路、１０・・・データ信号群、１１・・・
誤り訂正用チェックビット信号群、１２・・・パリティ
信号群、１３・・・シンドローム群、１４・・・訂正信
号群、１５・・・パリティ訂正信号群、１６・・・読出
しデータパリティ信号群、１７−・・読出しデータ信号
群。
回路、３・・・パリティ生成回路、４・・・データ訂正
回路、５・・・パリティ訂正箇所検出回路、６・・・パ
リティ訂正回路、１０・・・データ信号群、１１・・・
誤り訂正用チェックビット信号群、１２・・・パリティ
信号群、１３・・・シンドローム群、１４・・・訂正信
号群、１５・・・パリティ訂正信号群、１６・・・読出
しデータパリティ信号群、１７−・・読出しデータ信号
群。
Claims (1)
- 【特許請求の範囲】 １、データ信号および対応する誤り訂正用チェックビッ
ト信号を受信し該当するデータを訂正して出力するデー
タ訂正手段を備えた情報処理装置の誤り訂正装置におい
て、 授受したデータ信号に対応するパリテイビットを生成す
るパリテイ生成回路と、 前記データ訂正手段が訂正したデータ数にしたがって、
前記パリテイ生成回路が生成したパリテイ信号を訂正す
るパリテイ訂正手段と を備えたことを特徴とする情報処理装置の誤り訂正装置
。 ２、前記データ訂正手段は、 受信したデータからシンドロームを生成するシンドロー
ム生成回路と、 そのシンドロームから訂正箇所があるか否かを検出し、
訂正箇所がある場合には訂正信号を出力する訂正箇所検
出回路と、 データ信号および前記訂正箇所検出回路からの訂正信号
に基づき受信データを訂正するデータ訂正回路と を含む請求項１記載の情報処理装置の誤り訂正装置。 ３、前記パリテイ訂正手段は、 前記訂正箇所検出回路の出力に基づきパリテイビットの
訂正箇所を検索してパリテイ訂正信号を出力するパリテ
イ訂正箇所検出回路と、 前記パリテイ生成回路からのパリテイ信号および前記パ
リテイ訂正箇所検出回路からのパリテイ訂正信号にした
がって訂正されたパリテイ信号を出力するパリテイ訂正
回路と を含む請求項２記載の情報処理装置の誤り訂正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2091677A JPH03288935A (ja) | 1990-04-05 | 1990-04-05 | 情報処理装置の誤り訂正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2091677A JPH03288935A (ja) | 1990-04-05 | 1990-04-05 | 情報処理装置の誤り訂正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03288935A true JPH03288935A (ja) | 1991-12-19 |
Family
ID=14033123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2091677A Pending JPH03288935A (ja) | 1990-04-05 | 1990-04-05 | 情報処理装置の誤り訂正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03288935A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007080343A (ja) * | 2005-09-13 | 2007-03-29 | Toshiba Corp | 半導体記憶装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157042A (en) * | 1979-05-28 | 1980-12-06 | Toshiba Corp | Information processor |
-
1990
- 1990-04-05 JP JP2091677A patent/JPH03288935A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157042A (en) * | 1979-05-28 | 1980-12-06 | Toshiba Corp | Information processor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007080343A (ja) * | 2005-09-13 | 2007-03-29 | Toshiba Corp | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7734980B2 (en) | Mitigating silent data corruption in a buffered memory module architecture | |
| US20070089035A1 (en) | Silent data corruption mitigation using error correction code with embedded signaling fault detection | |
| US7137057B2 (en) | Method and apparatus for performing error correction code (ECC) conversion | |
| US4716566A (en) | Error correcting system | |
| KR20210076195A (ko) | 결함 탐지를 가진 오류 정정 하드웨어 | |
| JPH07200419A (ja) | バスインタフェース装置 | |
| JPH07146825A (ja) | メモリシステム | |
| JP3364753B2 (ja) | メモリエラー修正回路 | |
| JPS63269233A (ja) | 誤り検出・訂正回路 | |
| KR970002401B1 (ko) | 디지탈 시스템 버스상의 오류 검출/정정 장치 그 방법 | |
| JPH02189665A (ja) | バス方式 | |
| JPH06350540A (ja) | デジタルオーディオ信号のエラー補償方法 | |
| JPH0638239B2 (ja) | 誤り訂正機構 | |
| JPH10117193A (ja) | データ伝送システム | |
| JP2600021B2 (ja) | タイムスロット指示チェック処理方式 | |
| JP2900550B2 (ja) | ビットエラー検出訂正回路 | |
| JP2780503B2 (ja) | パリティチェック検出回路 | |
| JP2008104031A (ja) | 基板間故障検出回路 | |
| JPH04170657A (ja) | 伝送路制御装置 | |
| JPH01241949A (ja) | 信号処理回路 | |
| JPH04145557A (ja) | 記憶装置の障害処理方式 | |
| JPS63228836A (ja) | 通信システム | |
| JPH05224968A (ja) | データチェック方式 | |
| JPH04192038A (ja) | パリティチェック装置 | |
| JPH03266129A (ja) | ビットエラー検出訂正回路 |