JPH0328971A - セルライブラリ・マスクパターン検証方法 - Google Patents
セルライブラリ・マスクパターン検証方法Info
- Publication number
- JPH0328971A JPH0328971A JP1162656A JP16265689A JPH0328971A JP H0328971 A JPH0328971 A JP H0328971A JP 1162656 A JP1162656 A JP 1162656A JP 16265689 A JP16265689 A JP 16265689A JP H0328971 A JPH0328971 A JP H0328971A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- netlist
- template
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路のマスクレイアウトデータ
作成時必要なマスクパターン検証方法に係り、さらに詳
しくはマスクレイアウトデータを構成する複数のセルデ
ータを、セルレベルにて一括して検証を行い、検証処理
時間を大幅に短縮するセルライブラリ・マスクパターン
検証方法に関するものである． 〔従来の技術〕 半導体集積回路のマスクパターンのレイアウトデータは
、フルカスタムレイアウト，標準セル方式自動レイアウ
ト，ゲートアレイでは、その回路を構成する機能ブロッ
クセルと論理セルをあらかじめ作成し、それらを組み合
わせ、かつ、半導体集積回路の複数の部分で同じセルが
繰り返し使用されるのが、一般的なレイアウト設計方式
となっている．また、この機能ブロックセル，論理セル
は、異なる半導体集積回路の作成にも使用可能とするた
め、１つのセルグループとして保存される（以下、この
セルグループをセルライブラリという）． ところで、半導体集積回路のマスクパターンのレイアウ
トデータ作成完了時、その検証としてデザインルールチ
ェック，電気的ルールチェック．レイアウト対スケマテ
イツク照合チェック，電気的特性パラメータ抽出等を計
算機にて行う。しかし、この検証によりセルライブラリ
内のセルに不良があれば、このセルが複数部分で使われ
ているために、エラー箇所は莫大になる。また、その不
良セルを再レイアウトし、セルの大きさが変わり、全体
のレイアウト設計を再び行わなければならないこともあ
る．したがって、この機能ブロックセル，論理セルはそ
のセルのレイアウトデータ作成が完了した時点で検証を
行っておく必要がある。
作成時必要なマスクパターン検証方法に係り、さらに詳
しくはマスクレイアウトデータを構成する複数のセルデ
ータを、セルレベルにて一括して検証を行い、検証処理
時間を大幅に短縮するセルライブラリ・マスクパターン
検証方法に関するものである． 〔従来の技術〕 半導体集積回路のマスクパターンのレイアウトデータは
、フルカスタムレイアウト，標準セル方式自動レイアウ
ト，ゲートアレイでは、その回路を構成する機能ブロッ
クセルと論理セルをあらかじめ作成し、それらを組み合
わせ、かつ、半導体集積回路の複数の部分で同じセルが
繰り返し使用されるのが、一般的なレイアウト設計方式
となっている．また、この機能ブロックセル，論理セル
は、異なる半導体集積回路の作成にも使用可能とするた
め、１つのセルグループとして保存される（以下、この
セルグループをセルライブラリという）． ところで、半導体集積回路のマスクパターンのレイアウ
トデータ作成完了時、その検証としてデザインルールチ
ェック，電気的ルールチェック．レイアウト対スケマテ
イツク照合チェック，電気的特性パラメータ抽出等を計
算機にて行う。しかし、この検証によりセルライブラリ
内のセルに不良があれば、このセルが複数部分で使われ
ているために、エラー箇所は莫大になる。また、その不
良セルを再レイアウトし、セルの大きさが変わり、全体
のレイアウト設計を再び行わなければならないこともあ
る．したがって、この機能ブロックセル，論理セルはそ
のセルのレイアウトデータ作成が完了した時点で検証を
行っておく必要がある。
ところが、従来の検証システムは、半導体集積回路全体
を１つのセルとして検証するのを目的として作成されて
おり、セルライブラリ内にあるセル（数十から数百ヶ）
を検証するためにはそのセルの数だけ検証処理を繰り返
さなければならない。このような処理は、処理時間がセ
ルライブラリ内のセルの数により増大するし、計算機の
使用効率も著しく低下する。
を１つのセルとして検証するのを目的として作成されて
おり、セルライブラリ内にあるセル（数十から数百ヶ）
を検証するためにはそのセルの数だけ検証処理を繰り返
さなければならない。このような処理は、処理時間がセ
ルライブラリ内のセルの数により増大するし、計算機の
使用効率も著しく低下する。
ところで、従来の検証のシステムでは、処理対象となる
セルのレイアウトデータに、セル境界を示すためと、検
証処理内部で必要なパターン層を発生するのにセル境界
図形を付加する。また、電気的ルールチェック，接続チ
ェックのために、そのセルの信号端子位置に端子名称を
意味する文字列のデータを付加する（以下、端子名ＴＥ
ＸＴデータという）、また、接続チェックを行うために
、レイアウトデータとは別に、そのセル内部の回路接続
情報を記述したデータ（以下、ネットリストという）を
必要とする。したがって、セルライブラリ内の各セルの
検証を行うためには、処理対象となる全てのセルに対し
、レイアウトデータには、セル境界図形，端子名ＴＥＸ
Ｔデータおよびネットリストを用意することが必要にな
る。
セルのレイアウトデータに、セル境界を示すためと、検
証処理内部で必要なパターン層を発生するのにセル境界
図形を付加する。また、電気的ルールチェック，接続チ
ェックのために、そのセルの信号端子位置に端子名称を
意味する文字列のデータを付加する（以下、端子名ＴＥ
ＸＴデータという）、また、接続チェックを行うために
、レイアウトデータとは別に、そのセル内部の回路接続
情報を記述したデータ（以下、ネットリストという）を
必要とする。したがって、セルライブラリ内の各セルの
検証を行うためには、処理対象となる全てのセルに対し
、レイアウトデータには、セル境界図形，端子名ＴＥＸ
Ｔデータおよびネットリストを用意することが必要にな
る。
このように小規模のセルのパターン検証を、計算機にて
セル毎に繰り返し処理することは、システムにもよるが
、処理効率が非常に悪い。また、処理対象セルの管理．
検証結果の管理等、人手の介在する部分がセルの数に比
例して増えてしまい、全体としての処理時間が大幅にか
かってしまうという問題があった。
セル毎に繰り返し処理することは、システムにもよるが
、処理効率が非常に悪い。また、処理対象セルの管理．
検証結果の管理等、人手の介在する部分がセルの数に比
例して増えてしまい、全体としての処理時間が大幅にか
かってしまうという問題があった。
この発明は、上記の問題点を解消するためになされたも
ので、処理対象となるセル情報を含んだレイアウトデー
タ，ネットリストをデータ編集してから、従来の検証シ
ステムで処理することにより、複数セルを一括処理でき
るようにしたセルライブラリ・マスクパターン検証方法
を提供することを目的とするものである。
ので、処理対象となるセル情報を含んだレイアウトデー
タ，ネットリストをデータ編集してから、従来の検証シ
ステムで処理することにより、複数セルを一括処理でき
るようにしたセルライブラリ・マスクパターン検証方法
を提供することを目的とするものである。
（課題を解決するための手段）
この発明にかかるセルライブラリ・マスクパターン検証
方法は、検証処理対象となるセル群を面付けし、各セル
に検証システムで処理可能な端子名ＴＥＸＴデータおよ
びセル枠を付加したテンプレートセルを作成し、一方、
ネットリストとして、検証処理対象となる各セルの記述
を含んだものを用意し、前記ネットリストのテンプレー
トシートをレイアウトデータ中のテンプレートセルに面
付けされているセル名を抽出することにより作成し、テ
ンプレートセルに面付けされている端子名ＴＥＸＴデー
タの値をセル毎，ｍ子毎に特有な値へ変換し、かつネッ
トリストも同様に変換し、その後、検証処理を行うもの
である。
方法は、検証処理対象となるセル群を面付けし、各セル
に検証システムで処理可能な端子名ＴＥＸＴデータおよ
びセル枠を付加したテンプレートセルを作成し、一方、
ネットリストとして、検証処理対象となる各セルの記述
を含んだものを用意し、前記ネットリストのテンプレー
トシートをレイアウトデータ中のテンプレートセルに面
付けされているセル名を抽出することにより作成し、テ
ンプレートセルに面付けされている端子名ＴＥＸＴデー
タの値をセル毎，ｍ子毎に特有な値へ変換し、かつネッ
トリストも同様に変換し、その後、検証処理を行うもの
である。
この発明においては、レイアウトデータに処理対象とな
るセル群を面付けしたテンプレートセルおよび処理対象
となるセルの記述を含んだネットリストを準備しておく
ことにより、計算機上の処理のみでテンプレートシート
の作戒およびレイアウト，ネットリストの端子名の変換
を行い、その後、検証を行う。
るセル群を面付けしたテンプレートセルおよび処理対象
となるセルの記述を含んだネットリストを準備しておく
ことにより、計算機上の処理のみでテンプレートシート
の作戒およびレイアウト，ネットリストの端子名の変換
を行い、その後、検証を行う。
〔実施例）
第２図は処理対象となるセルのレイアウトデータに付加
するセル枠．端子名ＴＥＸＴデータの例を示すものであ
る。この図で、１はセル枠、２は端子パターンである。
するセル枠．端子名ＴＥＸＴデータの例を示すものであ
る。この図で、１はセル枠、２は端子パターンである。
そして、この例で使用する検証システムで使用可能な端
子名ＴＥＸＴデータのフォーマットは、 “端子名；入出力識別子“ 入出力識別子としては、以下が使用可能とする。
子名ＴＥＸＴデータのフォーマットは、 “端子名；入出力識別子“ 入出力識別子としては、以下が使用可能とする。
“ｉＮ”・・・・・・入力端子
“ＯＴ”・・・・・・出力端子
“１０”・・・・・・入出力端子
“Ｓｕ ・・・・・・電源端子
また、端子名の文字列は８文字以内という制限があるも
のとする。
のとする。
まず、全ての処理対象セルにセル枠１，端子名ＴＥＸＴ
データを付加する。次に、これら全ての処理対象のセル
ＡＮＩを面付けしたテンプレートセル３を第３図のよう
に作成する。
データを付加する。次に、これら全ての処理対象のセル
ＡＮＩを面付けしたテンプレートセル３を第３図のよう
に作成する。
一方、第４図のように処理対象となるセルの記述を含ん
だネットリスト１ｏを準備する。
だネットリスト１ｏを準備する。
第１図はこの発明の一実施例を示すフローチャートであ
り、 （１）〜 （６）は各ステップを示す。
り、 （１）〜 （６）は各ステップを示す。
まず、テンプレートセル３を含んだレイアウトデータ２
０から、処理対象となる各セルＡ〜■のセル枠データか
ら抽出したセルサイズおよびテンプレートセル３上での
面付け位置の情報を含んだデータ（以下、セルリファレ
ンスファイル３０という）を作成する （１）。次にセ
ルリファレンスファイル３０を参照して、ネットリスト
のテンプレートシート３Ａを作成する （２）。第５図
はテンプレートシート３Ａの例を示す。
０から、処理対象となる各セルＡ〜■のセル枠データか
ら抽出したセルサイズおよびテンプレートセル３上での
面付け位置の情報を含んだデータ（以下、セルリファレ
ンスファイル３０という）を作成する （１）。次にセ
ルリファレンスファイル３０を参照して、ネットリスト
のテンプレートシート３Ａを作成する （２）。第５図
はテンプレートシート３Ａの例を示す。
次に、レイアウトデータ２０中の処理対象となる各セル
に対し、端子名ＴＥＸＴデータ変換を行い、その変換内
容を含んだデータ（以下、テキストリファレンスファイ
ル４０という）を作成し（３）、レイアウトデータファ
イル５０に格納する。第６図（ａ）．（ｂ），（Ｃ）．
（ｄ）はセルＡ，Ｂに関するＴＥＸＴ変換前後の例を示
す。
に対し、端子名ＴＥＸＴデータ変換を行い、その変換内
容を含んだデータ（以下、テキストリファレンスファイ
ル４０という）を作成し（３）、レイアウトデータファ
イル５０に格納する。第６図（ａ）．（ｂ），（Ｃ）．
（ｄ）はセルＡ，Ｂに関するＴＥＸＴ変換前後の例を示
す。
次に、テキストリファレンスファイル４０を参照して、
テンプレートシート３Ａのネットリストの端子名変換を
行い （４）、ネットリストファイル６０に格納する。
テンプレートシート３Ａのネットリストの端子名変換を
行い （４）、ネットリストファイル６０に格納する。
第７図は端子名変換後のネットリストファイル６０の例
を示すテンプレートシート３Ｂである。
を示すテンプレートシート３Ｂである。
次に、ステップ （３）． （４）で作成されたレイア
ウトデータ，ネットリストを使用してデザインル一ルチ
ェック，電気的ルールチェック，レイアウト対スケマテ
インク照合チェック，電気的バラメタ抽出等を行う （
５）。これにより、検証結果のエラー情報や、パラメタ
情報が得られ、エラーリスト．エラープロットパラメー
タファイル７０に格納する。
ウトデータ，ネットリストを使用してデザインル一ルチ
ェック，電気的ルールチェック，レイアウト対スケマテ
インク照合チェック，電気的バラメタ抽出等を行う （
５）。これにより、検証結果のエラー情報や、パラメタ
情報が得られ、エラーリスト．エラープロットパラメー
タファイル７０に格納する。
次に、セルリファレンスファイル３０，テキストリファ
レンスファイル４０を参照してエラー情報，パラメータ
情報を各セル毎にデータを分解して情報を再変換し（８
）、セル単位エラーリスト，エラープロットパラメータ
ファイル８０に格納する。
レンスファイル４０を参照してエラー情報，パラメータ
情報を各セル毎にデータを分解して情報を再変換し（８
）、セル単位エラーリスト，エラープロットパラメータ
ファイル８０に格納する。
以上により複数セルのマスクパターン検証が一括して行
える。
える。
〔発明の効果）
以上説明したようにこの発明は、検証処理対象となるセ
ル群を面付けし、各セルに検証システムで処理可能な端
子名ＴＥＸＴデータおよびセル枠を付加したテンプレー
トセルを作成し、一方、ネットリストとして、検証処理
対象となる各セルの記述を含んだものを用意し、ネット
リストのテンプレートシートをレイアウトデータ中のテ
ンプレートセルに面付けされているセル名を抽出するこ
とにより作成し、テンプレートセルに面付けされている
端子名ＴＥＸＴデータの値をセル毎，端子毎に特有な値
へ変換し、かつネットリストも同様に変換した後、検証
処理を行うようにしたので、従来のマスクパターン検証
システムが、車−セルしか処理できず、スタンダードセ
ルのような小規模なセルでも、繰り返し処理しなければ
ならなかったのに対し、この発明ではレイアウトデータ
．ネットリストをデータ編集してから従来のマスクパタ
ーン検証システム等で処理し、その検証結果も再編集す
ることにより、複数のセルをセル毎に処理したのと同等
の結果を一括処理にて実現でき、そのため処理時間を大
幅に短縮することができる利点を有する。
ル群を面付けし、各セルに検証システムで処理可能な端
子名ＴＥＸＴデータおよびセル枠を付加したテンプレー
トセルを作成し、一方、ネットリストとして、検証処理
対象となる各セルの記述を含んだものを用意し、ネット
リストのテンプレートシートをレイアウトデータ中のテ
ンプレートセルに面付けされているセル名を抽出するこ
とにより作成し、テンプレートセルに面付けされている
端子名ＴＥＸＴデータの値をセル毎，端子毎に特有な値
へ変換し、かつネットリストも同様に変換した後、検証
処理を行うようにしたので、従来のマスクパターン検証
システムが、車−セルしか処理できず、スタンダードセ
ルのような小規模なセルでも、繰り返し処理しなければ
ならなかったのに対し、この発明ではレイアウトデータ
．ネットリストをデータ編集してから従来のマスクパタ
ーン検証システム等で処理し、その検証結果も再編集す
ることにより、複数のセルをセル毎に処理したのと同等
の結果を一括処理にて実現でき、そのため処理時間を大
幅に短縮することができる利点を有する。
第１図はこの発明の一実施例を示すフローチャート、第
２図は処理対象となるセルのレイアウトデータ社付加す
るセル境界図形と端子名ＴＥＸＴデータの例を示す図、
第３図はこの発明の処理対象となる各セルを面付けした
テンプレートセルの例を示す図、第４図はこの発明にて
使用する処理対象となるセルのネットリストの例を示す
図、第５図はテンプレートシート・ネットリストの例を
示す図、第６図はレイアウトデータの端子名ＴＥＸＴデ
ータ変換の例を示す図、第７図はテンプレートシート・
ネットリストの端子名変換の例である。 図中、Ａ〜工はセル、１はセル枠、２は端子パターン、
３はテンプレートセル、３Ａ，３Ｂはテンプレートシー
ト、１０はネットリスト、２０はレイアウトデータ、３
０はセルリファレンスファイル、４０はテキストリファ
レンスファイル、５０はレイアウトデータファイル、６
０はネットリストファイル、７０はエラーリスト．エラ
ープロットパラメータファイル、８０はセル単位エラー
リスト，エラープロットパラメータファイルである． 第 ２ 図 （ｃ） （ｄ） 第７図
２図は処理対象となるセルのレイアウトデータ社付加す
るセル境界図形と端子名ＴＥＸＴデータの例を示す図、
第３図はこの発明の処理対象となる各セルを面付けした
テンプレートセルの例を示す図、第４図はこの発明にて
使用する処理対象となるセルのネットリストの例を示す
図、第５図はテンプレートシート・ネットリストの例を
示す図、第６図はレイアウトデータの端子名ＴＥＸＴデ
ータ変換の例を示す図、第７図はテンプレートシート・
ネットリストの端子名変換の例である。 図中、Ａ〜工はセル、１はセル枠、２は端子パターン、
３はテンプレートセル、３Ａ，３Ｂはテンプレートシー
ト、１０はネットリスト、２０はレイアウトデータ、３
０はセルリファレンスファイル、４０はテキストリファ
レンスファイル、５０はレイアウトデータファイル、６
０はネットリストファイル、７０はエラーリスト．エラ
ープロットパラメータファイル、８０はセル単位エラー
リスト，エラープロットパラメータファイルである． 第 ２ 図 （ｃ） （ｄ） 第７図
Claims (1)
- 検証処理対象となるセル群を面付けし、各セルに検証
システムで処理可能な端子名ＴＥＸＴデータおよびセル
枠を付加したテンプレートセルを作成し、一方、ネット
リストとして、検証処理対象となる各セルの記述を含ん
だものを用意し、前記ネットリストのテンプレートシー
トをレイアウトデータ中のテンプレートセルに面付けさ
れているセル名を抽出することにより作成し、前記テン
プレートセルに面付けされている端子名ＴＥＸＴデータ
の値をセル毎、端子毎に特有な値へ変換し、かつネット
リストも同様に変換し、その後、検証処理を行うことを
特徴とするセルライブラリ・マスクパターン検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162656A JPH0328971A (ja) | 1989-06-27 | 1989-06-27 | セルライブラリ・マスクパターン検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162656A JPH0328971A (ja) | 1989-06-27 | 1989-06-27 | セルライブラリ・マスクパターン検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0328971A true JPH0328971A (ja) | 1991-02-07 |
Family
ID=15758777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1162656A Pending JPH0328971A (ja) | 1989-06-27 | 1989-06-27 | セルライブラリ・マスクパターン検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0328971A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002323749A (ja) * | 2001-04-25 | 2002-11-08 | Dainippon Printing Co Ltd | フォトマスクの欠陥部ないし修正後の欠陥部の判定方法 |
| US8037436B2 (en) | 2008-03-04 | 2011-10-11 | Nec Corporation | Circuit verification apparatus, a method of circuit verification and circuit verification program |
-
1989
- 1989-06-27 JP JP1162656A patent/JPH0328971A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002323749A (ja) * | 2001-04-25 | 2002-11-08 | Dainippon Printing Co Ltd | フォトマスクの欠陥部ないし修正後の欠陥部の判定方法 |
| US8037436B2 (en) | 2008-03-04 | 2011-10-11 | Nec Corporation | Circuit verification apparatus, a method of circuit verification and circuit verification program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8762912B2 (en) | Tiered schematic-driven layout synchronization in electronic design automation | |
| JP3022315B2 (ja) | 回路抽出方法 | |
| TW476069B (en) | Placement and routing for array device | |
| Cho et al. | FLOSS: An approach to automated layout for high-volume designs | |
| CN112631918B (zh) | 软件自动化测试验证的方法 | |
| US5848263A (en) | File conversion method and apparatus for LSI design data | |
| KR960040230A (ko) | 집적회로가 하나의 제조공정에서 다른 제조공정으로 이동되어 생성될 수 있도록 하는 방법 및 시스템 | |
| JPH0328971A (ja) | セルライブラリ・マスクパターン検証方法 | |
| CA2422490A1 (en) | Method and apparatus for extracting structured data from html pages | |
| JPH06162139A (ja) | レイアウト検証システム | |
| Korenjak et al. | An integrated CAD data base system | |
| JPH07334532A (ja) | 配線容量値抽出装置 | |
| CN115544980A (zh) | 基于Revit的Excel文件生成文档方法及设备 | |
| JPH07287051A (ja) | 論理シミュレータ用入力データ作成装置 | |
| CN115185486B (zh) | 用于生成asic结构声明的方法、装置及存储介质 | |
| JP2666733B2 (ja) | 高速図形処理装置 | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| CN112347723A (zh) | 基于版图的rom代码提取验证方法及装置 | |
| JP2940124B2 (ja) | 基板ｃａｄ装置 | |
| JP2002032427A (ja) | Ｌｓｉの接続検証装置、接続検証方法および接続検証プログラムを記録した媒体 | |
| CN121279203A (zh) | 一种基于shell脚本的三模冗余实现方法 | |
| JPH04299843A (ja) | 半導体集積回路のマスクレイアウト方法 | |
| JPH05225285A (ja) | アナログ素子設計装置 | |
| CN118313337A (zh) | 差分电路版图生成方法、装置、电子设备及存储介质 | |
| JP2886227B2 (ja) | 露光データの生成方法 |