JPH03292064A - クランプ回路 - Google Patents

クランプ回路

Info

Publication number
JPH03292064A
JPH03292064A JP2094242A JP9424290A JPH03292064A JP H03292064 A JPH03292064 A JP H03292064A JP 2094242 A JP2094242 A JP 2094242A JP 9424290 A JP9424290 A JP 9424290A JP H03292064 A JPH03292064 A JP H03292064A
Authority
JP
Japan
Prior art keywords
signal
clamp
level
output
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2094242A
Other languages
English (en)
Inventor
Makoto Iwashima
誠 岩島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2094242A priority Critical patent/JPH03292064A/ja
Publication of JPH03292064A publication Critical patent/JPH03292064A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、画像信号の所要部分をある一定のレベルに
固定し、この固定したレベルに基いて直流成分を調節し
た画像信号を得るとともに、この画像信号をデジタル信
号に変換して出力することのできるクランプ回路の改良
に関する。
(従来の技術) 第2図は従来のクランプ回路のブロック構成図である。
入力端子11に入力された画像信号VIは、増幅器12
で増幅された後、クランプコンデンサ13を介してA/
D変換器140入力端子14aおよびアナログスイッチ
15の一方の端子15aに印加される。アナログスイッ
チ15の他方の端子15bには、電圧源16からクラン
プ電圧VCLが印加されている。このアナログスイッチ
15は、クランプ制御入力端子17に印加されるクラン
プパルスCPに基いてスイッチング動作を行なうよう構
成されている。
クランプパルスCPがHレベルの時には、アナログスイ
ッチ15はオン状態となり、A/D変換器14の入力端
子14aには、クランプ電圧■CLが印加される。クラ
ンプパルスCPがLレベルの時、アナログスイッチ15
はオフ状態となり、A/D変換器14の入力端子14a
には、クランプ電圧VCLに増幅器12の出力信号VA
が重畳された信号が印加される。そして、これらの信号
はA/D変換器14でデジタル出力信号VDに変換され
て出力される。
第8図は他の従来例を示すブロック構成図である。
入力端子21に印加された画像信号VIは、増幅器22
で増幅された後、A/D変換器23へ入力される。増幅
器22は、直流レベル制御端子22aに印加される制御
電圧VDCに基いて、増幅出力信号VAの直流レベルを
可変できるよう構成されている。
A/D変換器23からのデジタル出力信号VDは、減算
器24の一方の入力端子24aへ接続されており、減算
器24の他方の入力端子24bには、クランプレベルに
係るデジタル信号CLが入力される。減算器24は、各
入力信号の差信号DEFを出力端子24cに出力し、こ
の差信号DEFはクランプパルス入力端子25に印加さ
れるクランプパルスCPの立上がり時点でラッチ回路2
6にラッチされる。
そして、ラッチ回路26の出力はD/A変換器27でア
ナログ信号に変換され、増幅器22の直流レベル制御端
子22aへ、前述の制御電圧VDCとして印加される。
以上の構成であるから、第3図に示すクランプ回路は、
クランプパルスCPの立上がり時点で、目標とするクラ
ンプレベルに係るデジタル信号CLおよびA/D変換さ
れたデジタル信号VDとの差信号DEFをラッチして、
その差信号DEFに基いて増幅器22の直流レベルを制
御するので、増幅器22の直流出力レベルをクランプレ
ベルに係るデジタル信号CLで制御することができる。
(発明が解決しようとする課題) しかし、第2図に示した従来のクランプ回路は回路構成
が簡単であるが、電圧源16の温度特性およびA/D変
換器14の温度特性、ならびに、電源電圧の変動に伴う
A/D変換器14のデジタル出力の変動等が重なりあっ
て、デジタル出力信号VDが大きく変動するという問題
がある。
このため、デジタル出力信号VDに基いて、例えば、デ
ジタル信号処理においてペデスタルレベルを固定電圧に
すげかえた場合、再生画像の明るさが変動してしまうこ
とがある。
また、第3図に示したクランプ回路は、クランプレベル
をデジタル信号で規定するため、第2図の電圧源16に
おける温度特性の影響を除去することができるが、デジ
タル出力信号VDとクランプレベルに係る信号CLとの
差を特定のタイミングで判断する構成なので、例えば、
画像信号VIにノイズ等が含まれていると、誤った差信
号DEFが出力されて、所望の特性を得ることができな
い場合がある。
そこで、デジタル出力信号VDを所定の期間に亘って複
数回サンプリングして、その平均値を算出し、算出した
平均値に基いて制御電圧VDCを出力させるよう構成し
て、耐ノイズ性を向上させることが考えられるが、この
場合は制御電圧VDCを出力するまでに時間遅れを生じ
、この時間遅れによって、所望のクランプ特性が得られ
ないことがある。
この発明はこのような課題を解決するためなされたもの
で、その目的はA/D変換器の温度特性および電源電圧
特性に伴うデジタル出力信号の変動を除去するとともに
、耐ノイズ性に優れ、かつ、画像信号の直流成分調節を
追従性良く制御することのできるクランプ回路を提供す
ることにある。
(課題を解決するための手段) 前記課題を解決するためこの発明に係るクランプ回路は
、入力される画像信号に対して制御電圧に基いて直流成
分の調節を行なった画像信号を出力する増幅器と、この
増幅器から出力された画像信号をデジタル信号に変換す
るA/D変換器と、このA/D変換器の変換出力をアナ
ログ信号に変換スる第1のD/A変換器と、クランプレ
ベルに係るデジタル信号をアナログ信号に変換する第2
のD/A変換器と、前記第1のD/A変換器の出力であ
るアナログ信号をクランプパルスが印加されている期間
はそのまま出力しその後はそのアナログ信号の値を保持
するサンプルホールド回路と、このサンプルホールド回
路の出力と前記第2のD/A変換器の出力との差に基い
て前記制御電圧を発生する制御電圧発生回路とから構成
したことを特徴とする。
(作用) 増幅器で直流成分の調節が行なわれた画像信号は、A/
D変換器でデジタル信号に変換されて出力される。この
デジタル信号は、第1のD/A変換器で再度アナログ信
号に変換される。このアナログ信号は、クランプパルス
に基いてサンプルホールド回路で保持される。クランプ
レベルに係るデジタル信号は第2のD/A変換器でアナ
ログ信号に変換される。制御電圧発生回路はサンプルホ
ールド回路で保持した値と、第2のD/A変換器の出力
であるアナログ信号との差に基いて制御電圧を発生し、
この制御電圧に基いて増幅器の出力である画像信号の直
流レベルが調節される。
よって、クランプレベルに係るデジタル信号に基いて、
増幅器の直流レベルを制御することができる。サンプル
ホールド回路は、クランプパルスが印加されている期間
は第1のD/A変換器の出力であるアナログ信号をその
制御電圧発生回路へ供給するので、瞬間的なノイズ成分
等が含まれている場合でもその影響が軽減され、耐ノイ
ズ性が向上される。
また、制御電圧発生回路はアナログ信号を入力として作
動する構成であるから、制御電圧出力の時間的遅れが少
なく、追従性の良い制御を行なうことができる。
(実施例) 以下に本発明の実施例を添付図面に基いて説明する。
第1図は、この発明に係るクランプ回路のブロック構成
図である。
入力端子1に入力された画像信号VIは、増幅器2の信
号入力端子2aへ印加される。この増幅器2は、信号入
力端子2aに印加された信号を増幅するとともに、直流
レベル制御端子2bに印加される制御電圧に基いて、増
幅出力信号VAの直流レベルを可変できるよう構成して
いる。なお、この増幅器2は増幅利得が1のバッファ回
路、または、増幅利得が1より小さい減衰回路であって
もよい。
増幅器2の出力端子2Cに出力された増幅出力信号VA
は、A/D変換器3へ入力され、A/D変換されたデジ
タル信号VDが出力される。この出力信号VDは、第1
のD/A変換回路4へ入力され、このD/A変換器によ
ってD/A変換されたアナログ信号VADAは、サンプ
ルホールド回路5の入力端子5aに供給される。
サンプルホールド回路5は、制御端子5bがHレベルの
時には、入力端子5aに印加されている信号をそのまま
出力端子5Cに出力し、制御端子5bがLレベルの時に
は、Hレベルの時の信号電圧を保持するよう構成してい
る。そして、サンプルホールド回路5の制御端子5bに
は、クランプパルス入力端子6に入力されたクランプパ
ルスCPを印加するよう構成している。サンプルホール
ド回路5の出力端子5cは、制御電圧発生回路7の一方
の入力端子7aへ接続される。
制御電圧発生回路7の他方の入力端子7bには、クラン
プレベルに係るデジタル信号CLを第2のD/A変換器
8を介してアナログ信号に変換したクランプ電圧VCL
が印加される。
制御電圧発生回路7は、各入力端子7a、7bに入力さ
れる信号電圧の差に基ずく直流電圧を出力端子7cへ出
力するよう構成しており、この制御電圧発生回路7は、
例えば、差動増幅回路等で構成することができる。
そして、出力端子7cに出力された直流電圧を制御電圧
VDCとして、増幅器2の直流レベル制御端子2bへ印
加する構成としている。
以上の構成であるから、クランプパルスCPがHレベル
の期間では、増幅器2の出力信号VAに係る電圧と、ク
ランプレベルに係るデジタル信号CLによって指定され
たクランプ電圧とに差が生じている場合、制御電圧発生
回路7はその差をなくすよう制御電圧VDCを出力し、
この制御電圧VDCによって増幅器2の増幅出力信号V
Aの直流レベルが調節される。そして、制御電圧発生回
路7はクランプパルスCPがLレベルの期間は、クラン
プパルスCPがHレベルであった時の信号電圧を保持す
る。
よって、増幅器2の出力端子2Cには、クランプレベル
に係る信号CLに基いて直流成分が調節された増幅出力
信号VAが得られるとともに、この増幅出力信号VAを
デジタル信号VDに変換した出力を得ることができる。
(効果) 以上に説明したようにこの発明に係るクランプ回路は、
直流成分の調節を行なった画像信号をA/D変換して得
られたデジタル信号を、第1のD/A変換器で再度アナ
ログ信号に変換して、このアナログ信号とクランプレベ
ルに係るデジタル信号を第2のD/A変換器を介してア
ナログ信号に変換したクランプ電圧とを制御電圧発生回
路に入力して、その差に基いて直流成分のずれを調節す
る構成としたので、制御電圧発生に時間遅れが少なく、
追従性の良いフィードバック制御を行なうことができる
また、増幅器の出力信号をA/D変換して得られたデジ
タル信号をフィードバック制御のための入力信号とする
構成であるから、このA/D変換器の温度特性および電
源電圧の変動伴うデジタル出力信号の変動をも含めて、
クランプレベルの調節がなされる。
さらに、サンプルホールド回路は、クランプパルスが印
加されている期間は再変換して得られたアナログ信号を
制御電圧発生回路へ継続して供給する構成としたので、
入力画像信号に瞬間的なノイズ成分等が含まれていても
、その影響が軽減されて、耐ノイズ性が向上されるとい
う効果を有する。
【図面の簡単な説明】
第1図はこの発明に係るクランプ回路のブッロク構成図
、第2図は従来のクランプ回路のブロック構成図、第3
図は他の従来のブーツ構成図図である。 2・・・増幅器、2a・・・信号入力端子、2b・・・
直流レベル制御端子、2C・・・出力端子、3・・・A
/D変換器、4・・・第1のD/A変換器、5・・・サ
ンプルホールド回路、7・・・制御電圧発生回路、8・
・・第2のD/A変換器、CL・・・クランプレベルに
係るデジタル信号、CP・・・クランプパルス、■A・
・・増幅出力信号、VADA・・・アナログ信号、■C
L・・・クランプ電圧、VD・・・デジタル出力信号、
VDC・・・制御電圧、Vl・・・画像信号。

Claims (1)

    【特許請求の範囲】
  1. 入力される画像信号に対して制御電圧に基いて直流成分
    の調節を行なった画像信号を出力する増幅器と、この増
    幅器から出力された画像信号をデジタル信号に変換する
    A/D変換器と、このA/D変換器の変換出力をアナロ
    グ信号に変換する第1のD/A変換器と、クランプレベ
    ルに係るデジタル信号をアナログ信号に変換する第2の
    D/A変換器と、前記第1のD/A変換器の出力である
    アナログ信号をクランプパルスが印加されている期間は
    そのまま出力しその後はそのアナログ信号の値を保持す
    るサンプルホールド回路と、このサンプルホールド回路
    の出力と前記第2のD/A変換器の出力との差に基いて
    前記制御電圧を発生する制御電圧発生回路を備えたこと
    を特徴とするクランプ回路。
JP2094242A 1990-04-10 1990-04-10 クランプ回路 Pending JPH03292064A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2094242A JPH03292064A (ja) 1990-04-10 1990-04-10 クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2094242A JPH03292064A (ja) 1990-04-10 1990-04-10 クランプ回路

Publications (1)

Publication Number Publication Date
JPH03292064A true JPH03292064A (ja) 1991-12-24

Family

ID=14104839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2094242A Pending JPH03292064A (ja) 1990-04-10 1990-04-10 クランプ回路

Country Status (1)

Country Link
JP (1) JPH03292064A (ja)

Similar Documents

Publication Publication Date Title
JPH03292064A (ja) クランプ回路
JP2722351B2 (ja) 撮像信号処理装置
JP2522395B2 (ja) 映像信号クランプ回路
JPH10145642A (ja) 輪郭補償回路
JPH07131677A (ja) ビデオ信号のサグ補正回路
JPH05244006A (ja) A/dコンバータおよびレベル制御装置
JPH0322763A (ja) クランプ回路
JP3006291B2 (ja) テレビジョンカメラのアナログ/ディジタル変換装置
JPH02244202A (ja) 調節装置
JPH05219406A (ja) ビデオ信号のレベル調整回路
KR910006094Y1 (ko) 고 해상도 프로젝터 및 고화질 tv의 영상 출력 조정회로
JP3133363B2 (ja) クランプ回路
KR920006954B1 (ko) 비디오 카메라의 감마 보정회로
JPH05235764A (ja) アナログ/ディジタル変換装置
JPH0442667A (ja) 映像信号クランプ回路
JPH04103222A (ja) アナログ/デジタル変換装置
JPS59193619A (ja) 画像処理回路
JPS58127469A (ja) 自動コントラスト補正回路
JPH033518A (ja) 画像信号a/d変換回路
JPH1098383A (ja) 信号変換器
JPH05219407A (ja) ビデオ信号のagc回路
JPH01218201A (ja) 任意波形発生装置
JPH03278674A (ja) 撮像装置の白圧縮特性及び復元特性の自動調整方法
JPH05236497A (ja) 映像信号処理回路
JP2000040963A (ja) デジタル信号処理回路