JPH02244202A - 調節装置 - Google Patents
調節装置Info
- Publication number
- JPH02244202A JPH02244202A JP6389889A JP6389889A JPH02244202A JP H02244202 A JPH02244202 A JP H02244202A JP 6389889 A JP6389889 A JP 6389889A JP 6389889 A JP6389889 A JP 6389889A JP H02244202 A JPH02244202 A JP H02244202A
- Authority
- JP
- Japan
- Prior art keywords
- value
- deviation
- digital
- conversion circuit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Temperature (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、例えば炉温等を目標値に調節するための制御
信号を出力する調節装置に関する。ものである。
信号を出力する調節装置に関する。ものである。
［従来の技術］
例えば、炉温等を目標値に調節する調節装置は、炉温等
の測定データを当該調節装置にフィードバックしてその
内部演算回路において目標値と比較し、その偏差分に対
応した制御データを演算して制御対象である炉等を目標
温度に調節するようになっている。
の測定データを当該調節装置にフィードバックしてその
内部演算回路において目標値と比較し、その偏差分に対
応した制御データを演算して制御対象である炉等を目標
温度に調節するようになっている。
近時、このような調節装置は、演算精度向上のためディ
ジタル化が進み、アナログ入力である測定データを一旦
ディジタル値に変換し、ディジタル値で制御データを演
算してからこれを再びアナログの制御信号に変換して制
御対象を制御するようにしている。
ジタル化が進み、アナログ入力である測定データを一旦
ディジタル値に変換し、ディジタル値で制御データを演
算してからこれを再びアナログの制御信号に変換して制
御対象を制御するようにしている。
［発明が解決しようとする課題］
しかしながら、アナログ入力であ−る測定データを一旦
ディジタル値に変換すると、演算回路へ入力する測定デ
ータが離散的となって分解能が不連続となり、目標値に
対して制御対象を細（制御することが困難になり、特に
測定データの変動が激しいような場合は、不連続部分を
細く制御することが一層困難になってしまうという問題
があった。
ディジタル値に変換すると、演算回路へ入力する測定デ
ータが離散的となって分解能が不連続となり、目標値に
対して制御対象を細（制御することが困難になり、特に
測定データの変動が激しいような場合は、不連続部分を
細く制御することが一層困難になってしまうという問題
があった。
そこで５本発明は、上述した問題点に鑑みてなされたも
のであって、アナログ入力をディジタル値に変換する際
のＩＬｓＢ以下の偏差分に対する偏差分制御信号を求め
ることにより、制御対象を目標値に対して細く制御する
ことができ制御性を向上させることのできる調節装置を
提供することを目的とする。
のであって、アナログ入力をディジタル値に変換する際
のＩＬｓＢ以下の偏差分に対する偏差分制御信号を求め
ることにより、制御対象を目標値に対して細く制御する
ことができ制御性を向上させることのできる調節装置を
提供することを目的とする。
上記目的を達成するため本発明における第１の発明は、
アナログ入力を目標値に調節するための制御信号を出力
する調節装置であって、前記アナログ入力をディジタル
値に変換するＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路で変
換されたディジタル値を前記目標値と比較し当該両値の
差に対応したディジタル制御値を演算する演算回路と、
前記ディジタル制御値をアナログ値に変換して主制御信
号とする第１のＤ／Ａ変換回路と、前記Ａ／Ｄ変換回路
で変換されたディジタル値をアナログ値に変換する第２
のＤ／Ａ変換回路と、該第２のＤ／Ａ変換回路で変換さ
れたアナログ値と前記アナログ入力との偏差を求める差
動アンプと、前記偏差に対応した偏差分制御信号を演算
する偏差演算回路と、前記主制御信号と前記偏差分制御
信号とを加算して前記制御信号を出力する加算回路とを
有することを特徴としている。
アナログ入力を目標値に調節するための制御信号を出力
する調節装置であって、前記アナログ入力をディジタル
値に変換するＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路で変
換されたディジタル値を前記目標値と比較し当該両値の
差に対応したディジタル制御値を演算する演算回路と、
前記ディジタル制御値をアナログ値に変換して主制御信
号とする第１のＤ／Ａ変換回路と、前記Ａ／Ｄ変換回路
で変換されたディジタル値をアナログ値に変換する第２
のＤ／Ａ変換回路と、該第２のＤ／Ａ変換回路で変換さ
れたアナログ値と前記アナログ入力との偏差を求める差
動アンプと、前記偏差に対応した偏差分制御信号を演算
する偏差演算回路と、前記主制御信号と前記偏差分制御
信号とを加算して前記制御信号を出力する加算回路とを
有することを特徴としている。
また、第２の発明は、アナログ入力を目標値に調節する
ための制御信号を出力する調節装置であって、前記アナ
ログ入力をディジタル値に変換するＡ／Ｄ変換回路と、
該Ａ／Ｄ変換回路で変換されたディジタル値をアナログ
値に変換する第１のＤ／Ａ変換回路と、該第１のＤ／Ａ
変換回路で変換されたアナログ値と前記アナログ入力と
の偏差を求めその偏差分を前記Ａ／Ｄ変換回路に再入力
させる差動アンプと、前記Ａ／Ｄ変換回路から出力され
る前記アナログ入力に対応したディジタル値と前記偏差
分に対応したディジタル偏差分とを１記目標値と比較し
当該両値の差に対応したディジタル制御値及び偏差分デ
ィジタル制御値を演算する演算回路と、該演算回路から
出力されるディジタル制御値をアナログ値に変換して主
制御信号とする第２のＤ／Ａ変換回路と、前記演算回路
から出力される偏差分ディジタル制御値をアナログ値に
変換して偏差分制御信号とする第３のＤ／Ａ変換回路と
、前記主制御信号と前記偏差分制御信号とを加算して前
記制御信号を出力する加算回路とを有することを特徴と
している。
ための制御信号を出力する調節装置であって、前記アナ
ログ入力をディジタル値に変換するＡ／Ｄ変換回路と、
該Ａ／Ｄ変換回路で変換されたディジタル値をアナログ
値に変換する第１のＤ／Ａ変換回路と、該第１のＤ／Ａ
変換回路で変換されたアナログ値と前記アナログ入力と
の偏差を求めその偏差分を前記Ａ／Ｄ変換回路に再入力
させる差動アンプと、前記Ａ／Ｄ変換回路から出力され
る前記アナログ入力に対応したディジタル値と前記偏差
分に対応したディジタル偏差分とを１記目標値と比較し
当該両値の差に対応したディジタル制御値及び偏差分デ
ィジタル制御値を演算する演算回路と、該演算回路から
出力されるディジタル制御値をアナログ値に変換して主
制御信号とする第２のＤ／Ａ変換回路と、前記演算回路
から出力される偏差分ディジタル制御値をアナログ値に
変換して偏差分制御信号とする第３のＤ／Ａ変換回路と
、前記主制御信号と前記偏差分制御信号とを加算して前
記制御信号を出力する加算回路とを有することを特徴と
している。
［作 用］
第１の発明では、アナログ入力がＡ／Ｄ変換回路でディ
ジタル値に変換されて演算回路に入力され、目標値と比
較されて両値の差に対応したディジタル制御値が演算さ
れる。そして、このディジタル制御値が第１のＤ／Ａ変
換回路でアナログ値に変換されて主制御信号が得られる
。一方、前記Ａ／Ｄ変換回路で変換されたディジタル値
が第２のＤ／Ａ変換回路でアナログ値に変換され、差動
アンプでこのアナログ値とアナログ入力との偏差が求め
られて、当該アナログ入力をディジタル値に変換する際
のＩＬｓＢ以下の偏差分が得られる。そして、偏差演算
回路で、この偏差分に対応した偏差分制御信号が演算さ
れ、これが加算回路で前記の主制御信号に加算されて制
御信号として出力される。従って、制御対象を目標値に
対して細く制御することが可能となる。
ジタル値に変換されて演算回路に入力され、目標値と比
較されて両値の差に対応したディジタル制御値が演算さ
れる。そして、このディジタル制御値が第１のＤ／Ａ変
換回路でアナログ値に変換されて主制御信号が得られる
。一方、前記Ａ／Ｄ変換回路で変換されたディジタル値
が第２のＤ／Ａ変換回路でアナログ値に変換され、差動
アンプでこのアナログ値とアナログ入力との偏差が求め
られて、当該アナログ入力をディジタル値に変換する際
のＩＬｓＢ以下の偏差分が得られる。そして、偏差演算
回路で、この偏差分に対応した偏差分制御信号が演算さ
れ、これが加算回路で前記の主制御信号に加算されて制
御信号として出力される。従って、制御対象を目標値に
対して細く制御することが可能となる。
また、第２の発明では、アナログ入力がＡ／Ｄ変換回路
でディジタル値に変換された後、このディジタル値が第
１のＤ／Ａ変換回路でアナログ値に変換され、差動ラン
プでこのアナログ値とアナログ入力との偏差が求められ
て、当該アナログ入力をディジタル値に変換する際のｌ
ＬＳＢ以下の偏差分が前記Ａ／Ｄ変換回路に再入力さ
れる。
でディジタル値に変換された後、このディジタル値が第
１のＤ／Ａ変換回路でアナログ値に変換され、差動ラン
プでこのアナログ値とアナログ入力との偏差が求められ
て、当該アナログ入力をディジタル値に変換する際のｌ
ＬＳＢ以下の偏差分が前記Ａ／Ｄ変換回路に再入力さ
れる。
そして、演算回路にはアナログ入力に対応したディジタ
ル値と偏差分に対応したディジタル偏差分とのディジタ
ル入力値が入力され、これが目標値と比較されて両値の
差に対応したディジタル制御値及び偏差分ディジタル制
御値が演算される。
ル値と偏差分に対応したディジタル偏差分とのディジタ
ル入力値が入力され、これが目標値と比較されて両値の
差に対応したディジタル制御値及び偏差分ディジタル制
御値が演算される。
この演算されたディジタル制御値は第２のＤ／Ａ変換回
路でアナログに変換されて主制御信号とされ、偏差分デ
ィジタル制御値は第３のＤ／Ａ変換回路でアナログに変
換されて偏差分利ｉ信号とされ、この両信号が加算回路
で加算されて制御信号として出力される。従って、制御
対象を目標値に対して一層細く制御することが可能とな
る。
路でアナログに変換されて主制御信号とされ、偏差分デ
ィジタル制御値は第３のＤ／Ａ変換回路でアナログに変
換されて偏差分利ｉ信号とされ、この両信号が加算回路
で加算されて制御信号として出力される。従って、制御
対象を目標値に対して一層細く制御することが可能とな
る。
【実施例］
以下１本発明の実施例を図面に基づいて説明する。
第１図は、本発明による調節装置の一実施例を示す図で
ある。
ある。
まず、調節装置の構成を説明すると、同図中、ｌは制御
対象から検出された測定データ等のアナログ入力がフィ
ードバックされる入力端子であり、入力端子ｌは入力ア
ンプ２を介してＡ／Ｄ変換回路３に接続されている。１
０は演算回路。
対象から検出された測定データ等のアナログ入力がフィ
ードバックされる入力端子であり、入力端子ｌは入力ア
ンプ２を介してＡ／Ｄ変換回路３に接続されている。１
０は演算回路。
２０は第１のＤ／Ａ変換回路であり、第１のＤ／Ａ変換
回路２０の出力端子は加算回路４の一方の入力端子に接
続されている。５は制御信号の出力端子である。
回路２０の出力端子は加算回路４の一方の入力端子に接
続されている。５は制御信号の出力端子である。
一方、Ａ／Ｄ変換回路３の出力線路が分岐され、その分
岐線路に第２のＤ／Ａ変換回路２１が接続されている。
岐線路に第２のＤ／Ａ変換回路２１が接続されている。
そして、第２のＤ／Ａ変換回路２１の出力端子が差動ア
ンプ６の一方の入力端子に接続され、その他方の入力端
子にはアナログ入力が人力されるようになっている。７
は偏差演算回路であり、その出力端子は加算回路４の他
方の入力端子に接続されている。
ンプ６の一方の入力端子に接続され、その他方の入力端
子にはアナログ入力が人力されるようになっている。７
は偏差演算回路であり、その出力端子は加算回路４の他
方の入力端子に接続されている。
調節装置は、上述のように構成されており、入力端子ｌ
から人力したアナログ入力は、入力アンプ２で所定レベ
ルまで増幅されて規格化されたのち、Ａ／Ｄ変換回路３
でディジタル値に変換されて演算回路ｌＯに入力される
。演算回路ｌＯではＰＩＤ制御により、入力されたディ
ジタル値が目標値と比較されて両値の差に対応したゲイ
ジタル制ｇｌ値が演算され、このディジタル制御値が第
１のＤ／Ａ変換回路２０でアナログ値に変換されて主制
御信号として加算回路４に加えられる。
から人力したアナログ入力は、入力アンプ２で所定レベ
ルまで増幅されて規格化されたのち、Ａ／Ｄ変換回路３
でディジタル値に変換されて演算回路ｌＯに入力される
。演算回路ｌＯではＰＩＤ制御により、入力されたディ
ジタル値が目標値と比較されて両値の差に対応したゲイ
ジタル制ｇｌ値が演算され、このディジタル制御値が第
１のＤ／Ａ変換回路２０でアナログ値に変換されて主制
御信号として加算回路４に加えられる。
一方、Ａ／Ｄ変換回路３で変換されたディジタル値が第
２のＤ／Ａ変換回路２１でアナログ値に変換され、差動
アンプ６でこのアナログ値とアナログ入力との差分が得
られて、当該アナログ人力をディジタル値に変換する際
のＩＬＳＢ（最小ビット）以下の偏差分が求められる。
２のＤ／Ａ変換回路２１でアナログ値に変換され、差動
アンプ６でこのアナログ値とアナログ入力との差分が得
られて、当該アナログ人力をディジタル値に変換する際
のＩＬＳＢ（最小ビット）以下の偏差分が求められる。
そして、偏差演算回路７ではこの偏差分に対応した偏差
分制御信号が演算され、これが加算回路４で前記の主制
御信号に加算されて出力端子５から制御Ｉ信号として出
力される。このように、制御信号には偏差分制御信号も
含まれているので、制御対象が目標値に対して高精度に
細かく制御される。
分制御信号が演算され、これが加算回路４で前記の主制
御信号に加算されて出力端子５から制御Ｉ信号として出
力される。このように、制御信号には偏差分制御信号も
含まれているので、制御対象が目標値に対して高精度に
細かく制御される。
次に、第２図は本発明による調節装置の他の実施例を示
す。
す。
なお、第２図において前記第１図における装置と同一な
いし均等のものは、前記と同一符号を以って示す。
いし均等のものは、前記と同一符号を以って示す。
この実施例では、入力アンプ２がマルチプレクサ８の一
方の接点ａに接続され、その共通設定ＣがＡ／Ｄ変換回
路３に接続されている。そして。
方の接点ａに接続され、その共通設定ＣがＡ／Ｄ変換回
路３に接続されている。そして。
Ａ／Ｄ変換回路３の出力線路を分岐した分岐線路に第１
のＤ／Ａ変換回路２２が接続されている。
のＤ／Ａ変換回路２２が接続されている。
また、この第１のＤ／Ａ変換回路２２で変換されたアナ
ログ値とアナログ入力との偏差を求める差動アンプ６は
、その出力端子がマルチプレクサ８の他方の接点すに接
続されている。このようにして、マルチプレクサ８の接
点切換えにより、差動アンプ６から出力される偏差分は
Ａ／Ｄ変換回路３に再入力されるようになっている。
ログ値とアナログ入力との偏差を求める差動アンプ６は
、その出力端子がマルチプレクサ８の他方の接点すに接
続されている。このようにして、マルチプレクサ８の接
点切換えにより、差動アンプ６から出力される偏差分は
Ａ／Ｄ変換回路３に再入力されるようになっている。
従って、演算回路１１にはＡ／Ｄ変換回路３から出力さ
れるアナログ入力に対応したディジタル値と偏差分に対
応したディジタル偏差分との両者が入力されるようにな
っており、演算回路１１は、このディジタル値等を一時
的にホールドするデータホールド機能とマルチプレクサ
８を所要のタイミングで切換える切換え制御機能も備え
られている。２３は第２のＤ／Ａ変換回路、２４は第３
のＤ／Ａ変換回路であり１両変換回路２３゜２４の出力
端子が、加算回路４の再人力端子にそれぞれ接続されて
いる。
れるアナログ入力に対応したディジタル値と偏差分に対
応したディジタル偏差分との両者が入力されるようにな
っており、演算回路１１は、このディジタル値等を一時
的にホールドするデータホールド機能とマルチプレクサ
８を所要のタイミングで切換える切換え制御機能も備え
られている。２３は第２のＤ／Ａ変換回路、２４は第３
のＤ／Ａ変換回路であり１両変換回路２３゜２４の出力
端子が、加算回路４の再人力端子にそれぞれ接続されて
いる。
この実施例の調節装置は、上述のように構成されており
、初期においてマルチプレクサ８は一方の接点ｎ側に切
換えられている。そして、入力端子ｌかも入力したアナ
ログ入力は、入力アンプ２で所定レベルまで増幅されて
規格化された後、Ａ／Ｄ変換回路３でディジタル値に変
換され、演算回路ｌＯに入力されてホールドされ、また
、このタイミングでマルチプレクサ８が他方の接点すに
切換えられる。一方、Ａ／Ｄ変換回路３で変換されたデ
ィジタル値は第１のＤ／Ａ変換回路２２でアナログ値に
変換され、差動アンプ６でこのアナログ値とアナログ入
力との差分が得られて当該アナログ入力をディジタル値
に変換する際のＩＬＳＢ以下の偏差分が求められる。そ
して、この偏差分がＡ／Ｄ変換回路３に再入力され、演
算回路ｌ！には、先にホールドされたディジタル値に。
、初期においてマルチプレクサ８は一方の接点ｎ側に切
換えられている。そして、入力端子ｌかも入力したアナ
ログ入力は、入力アンプ２で所定レベルまで増幅されて
規格化された後、Ａ／Ｄ変換回路３でディジタル値に変
換され、演算回路ｌＯに入力されてホールドされ、また
、このタイミングでマルチプレクサ８が他方の接点すに
切換えられる。一方、Ａ／Ｄ変換回路３で変換されたデ
ィジタル値は第１のＤ／Ａ変換回路２２でアナログ値に
変換され、差動アンプ６でこのアナログ値とアナログ入
力との差分が得られて当該アナログ入力をディジタル値
に変換する際のＩＬＳＢ以下の偏差分が求められる。そ
して、この偏差分がＡ／Ｄ変換回路３に再入力され、演
算回路ｌ！には、先にホールドされたディジタル値に。
この偏差分に対応したディジタル偏差分がさらに加えら
れる。
れる。
このようにして、演算回路１１では、ＰＩＤ制御により
、アナログ入力に対応したディジタル値と偏差分に対応
したディジタル偏差分との和または各別のディジタル入
力値が目標値と比較さりて両値の差に対応したディジタ
ル制御値及び、偏差分ディジタル制ｔａ値が演算される
。この演算されたディジタル制御値は第２のＤ／Ａ変換
回路２３でアナログに変換されて主制御信号とされ、偏
差分ディジタル制御値は第３のＤ／Ａ変換回路２４でア
ナログに変換されて偏差分制御信号とされ、この両信号
が加算回路４で加算されて出力端子５から制御信号とし
て出力される。従って、この実施例では、−層目標値に
近い制御信号が得られ、制御対象を目標値に対して一層
高精度に細（制御することが可能となる。なお、演算回
路１１による出力を１個の高精度のＤ／Ａ変換器で出力
するようにしてもよい。
、アナログ入力に対応したディジタル値と偏差分に対応
したディジタル偏差分との和または各別のディジタル入
力値が目標値と比較さりて両値の差に対応したディジタ
ル制御値及び、偏差分ディジタル制ｔａ値が演算される
。この演算されたディジタル制御値は第２のＤ／Ａ変換
回路２３でアナログに変換されて主制御信号とされ、偏
差分ディジタル制御値は第３のＤ／Ａ変換回路２４でア
ナログに変換されて偏差分制御信号とされ、この両信号
が加算回路４で加算されて出力端子５から制御信号とし
て出力される。従って、この実施例では、−層目標値に
近い制御信号が得られ、制御対象を目標値に対して一層
高精度に細（制御することが可能となる。なお、演算回
路１１による出力を１個の高精度のＤ／Ａ変換器で出力
するようにしてもよい。
なお、上述の両実施例に旬いて、入力端子ｌから人力す
る測定データ等のアナログ入力は、レベル変動の激しい
もの及びレベル変動の小さいものの両者に対して効果的
に作用し、目標値に細かく制御し得るものである。
る測定データ等のアナログ入力は、レベル変動の激しい
もの及びレベル変動の小さいものの両者に対して効果的
に作用し、目標値に細かく制御し得るものである。
［発明の効果Ｊ
以上説明したように、第１の発明の調節装置によれば、
アナログ入力をディジタル値に変換する際のｌ ＬＳＢ
以下の偏差分を差動アンプで求め、この偏差分に対応し
た偏差分制御信号を偏差演算回路でＦｉ４算して、これ
を主制御信号に加算するようにしたため、比較的簡単な
回路構成により、制御対象を目標値に対して細く制御す
ることができ、制御性を向上させることができるという
効果がある。
アナログ入力をディジタル値に変換する際のｌ ＬＳＢ
以下の偏差分を差動アンプで求め、この偏差分に対応し
た偏差分制御信号を偏差演算回路でＦｉ４算して、これ
を主制御信号に加算するようにしたため、比較的簡単な
回路構成により、制御対象を目標値に対して細く制御す
ることができ、制御性を向上させることができるという
効果がある。
また、第２の発明の調節装置によれば、アナログ入力を
ディジタル値に変換する際のＩＬｓＢ以下の偏差分を差
動アンプで求め、これをＡ／Ｄ変換回路に再人力し、演
算回路にはアナログ入力に対応したディジタル値と偏差
分に対応したディジタル偏差分とのディジタル入力値を
入力し、これを目＃！４値と比較して両値の差に対応し
たディジタル制ｍ値及び偏差分ディジタル制御値を演算
し、これらを各別にアナログに変換して主制御信号と偏
差分制御信号とした後、両信号を加算して制御信号とす
るようにしたため、−層目標値に近い制御信号が得られ
、制御対象を目標値に対して一層細く制御することがで
き、制御性の一層の向上が得られるという効果がある。
ディジタル値に変換する際のＩＬｓＢ以下の偏差分を差
動アンプで求め、これをＡ／Ｄ変換回路に再人力し、演
算回路にはアナログ入力に対応したディジタル値と偏差
分に対応したディジタル偏差分とのディジタル入力値を
入力し、これを目＃！４値と比較して両値の差に対応し
たディジタル制ｍ値及び偏差分ディジタル制御値を演算
し、これらを各別にアナログに変換して主制御信号と偏
差分制御信号とした後、両信号を加算して制御信号とす
るようにしたため、−層目標値に近い制御信号が得られ
、制御対象を目標値に対して一層細く制御することがで
き、制御性の一層の向上が得られるという効果がある。
第１図はこの発明に係る調節装置の一実施例を示すブロ
ック図、第２図はこの発明の他の実施例を示すブロック
図である。 ｌ・・−アナログ入力の入力端子、３・・・Ａ／Ｄ変換
回路、４・・・加算回路、５・・・制御信号の出力端子
、６・・・差動アンプ、７・・・偏差演算回路、１０１
目・・・演算回路、２０．２１．２２．２３．２４・・
・Ｄ／Ａ変換回路。
ック図、第２図はこの発明の他の実施例を示すブロック
図である。 ｌ・・−アナログ入力の入力端子、３・・・Ａ／Ｄ変換
回路、４・・・加算回路、５・・・制御信号の出力端子
、６・・・差動アンプ、７・・・偏差演算回路、１０１
目・・・演算回路、２０．２１．２２．２３．２４・・
・Ｄ／Ａ変換回路。
Claims (2)
- （１）アナログ入力を目標値に調節するための制御信号
を出力する調節装置であって、 前記アナログ入力をディジタル値に変換するＡ／Ｄ変換
回路と、該Ａ／Ｄ変換回路で変換されたディジタル値を
前記目標値と比較し当該両値の差に対応したディジタル
制御値を演算する演算回路と、前記ディジタル制御値を
アナログ値に変換して主制御信号とする第１のＤ／Ａ変
換回路と、前記Ａ／Ｄ変換回路で変換されたディジタル
値をアナログ値に変換する第２のＤ／Ａ変換回路と、該
第２のＤ／Ａ変換回路で変換されたアナログ値と前記ア
ナログ入力との偏差を求める差動アンプと、前記偏差に
対応した偏差分制御信号を演算する偏差演算回路と、前
記主制御信号と前記偏差分制御信号とを加算して前記制
御信号を出力する加算回路とを有することを特徴とする
調節装置。 - （２）アナログ入力を目標値に調節するための制御信号
を出力する調節装置であって、 前記アナログ入力をディジタル値に変換するＡ／Ｄ変換
回路と、該Ａ／Ｄ変換回路で変換されたディジタル値を
アナログ値に変換する第１のＤ／Ａ変換回路と、該第１
のＤ／Ａ変換回路で変換されたアナログ値と前記アナロ
グ入力との偏差を求めその偏差分を前記Ａ／Ｄ変換回路
に再入力させる差動アンプと、前記Ａ／Ｄ変換回路から
出力される前記アナログ入力に対応したディジタル値と
前記偏差分に対応したディジタル偏差分とのディジタル
入力値を前記目標値と比較し当該両値の差に対応したデ
ィジタル制御値及び偏差分ディジタル制御値を演算する
演算回路と、該演算回路から出力されるディジタル制御
値をアナログ値に変換して主制御信号とする第２のＤ／
Ａ変換回路と、前記演算回路から出力される偏差分ディ
ジタル制御値をアナログ値に変換して偏差分制御信号と
する第３のＤ／Ａ変換回路と、前記主制御信号と前記偏
差分制御信号とを加算して前記制御信号を出力する加算
回路とを有することを特徴とする調節装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6389889A JPH0719162B2 (ja) | 1989-03-17 | 1989-03-17 | 調節装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6389889A JPH0719162B2 (ja) | 1989-03-17 | 1989-03-17 | 調節装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02244202A true JPH02244202A (ja) | 1990-09-28 |
| JPH0719162B2 JPH0719162B2 (ja) | 1995-03-06 |
Family
ID=13242587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6389889A Expired - Fee Related JPH0719162B2 (ja) | 1989-03-17 | 1989-03-17 | 調節装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719162B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100356280C (zh) * | 2004-12-30 | 2007-12-19 | 杭州和利时自动化有限公司 | 离散控制中测量失真的动态补偿法及其控制系统 |
| JP2015115044A (ja) * | 2013-12-16 | 2015-06-22 | 株式会社デンソー | フィードバック制御装置 |
-
1989
- 1989-03-17 JP JP6389889A patent/JPH0719162B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100356280C (zh) * | 2004-12-30 | 2007-12-19 | 杭州和利时自动化有限公司 | 离散控制中测量失真的动态补偿法及其控制系统 |
| JP2015115044A (ja) * | 2013-12-16 | 2015-06-22 | 株式会社デンソー | フィードバック制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0719162B2 (ja) | 1995-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0229030A (ja) | 信号処理回路 | |
| JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
| JPS61199199A (ja) | アナログ入力装置 | |
| JPH0719162B2 (ja) | 調節装置 | |
| JPS60148228A (ja) | アナログ・デイジタル変換装置 | |
| KR860000742B1 (ko) | 저왜곡 증폭기 장치 | |
| JPS6265424A (ja) | エツチング終点検出方法 | |
| JP2745937B2 (ja) | 送信レベル制御回路 | |
| JPS58171108A (ja) | 自動ゼロ補正付増幅器 | |
| JP2812132B2 (ja) | 校正機能付き掛算回路 | |
| GB2098420A (en) | Conversion between analogue and digital signals | |
| JPH01193653A (ja) | 計測機用電源装置 | |
| JPH0393313A (ja) | レベル補正回路 | |
| JPS62264726A (ja) | ゲインコントロ−ル回路 | |
| JPH03292064A (ja) | クランプ回路 | |
| CA2073958C (en) | Phase shift sample-and-hold circuit for determining the mean amplitude for periodic pulses | |
| JP2000134637A (ja) | 信号処理回路 | |
| JPH03280622A (ja) | アナログ／ディジタル変換装置 | |
| JP3134401B2 (ja) | テレビジョンカメラ装置のオートホワイトバランス回路 | |
| JPS60254894A (ja) | カラ−カメラ | |
| JP2832078B2 (ja) | 画像信号の黒レベル調整方法 | |
| JPH0548969B2 (ja) | ||
| JPH0438016A (ja) | 半導体集積回路 | |
| JPH01253762A (ja) | 画像形成装置 | |
| JPH0572525B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |