JPH03292775A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03292775A JPH03292775A JP2096039A JP9603990A JPH03292775A JP H03292775 A JPH03292775 A JP H03292775A JP 2096039 A JP2096039 A JP 2096039A JP 9603990 A JP9603990 A JP 9603990A JP H03292775 A JPH03292775 A JP H03292775A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pnp transistor
- collector
- current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、特に充電変換素子とバイポーラＩＣとが同一
チップ内に形成されているか、又は隣接して配置されて
いるとき、バイポーラＩＣ内の寄生フすトダイオードに
よる影響を低減化する手段に関するものである。
チップ内に形成されているか、又は隣接して配置されて
いるとき、バイポーラＩＣ内の寄生フすトダイオードに
よる影響を低減化する手段に関するものである。
（従来の技術）
第４図は従来のＰＮＰ トランジスタの等何回路でｂシ
、第５図はバイポーラＩＣの中のめる一個のＰＮＰ ト
ランジスタの略断面図である。
、第５図はバイポーラＩＣの中のめる一個のＰＮＰ ト
ランジスタの略断面図である。
第４図において、ＰＮＰトランジスタＱＩＯＩのエミッ
タは端子Ｅに接続され、エミッタ側カラコレクタ側端子
Ｃヘコレクタ電流ＩＣＩＱＩが流れる。
タは端子Ｅに接続され、エミッタ側カラコレクタ側端子
Ｃヘコレクタ電流ＩＣＩＱＩが流れる。
ＰＮＰ トランジスタＱ１０１のベースはヘース端子Ｂ
に接続され、ベース電流Ｉ ＢＩＯＩが流ｎるっ第５図
において、ＰＮＰトランジスタＱＩＯＩは、ｐ型の半導
体基板１の表面に形成されたｎ型エビタキンヤル層２０
表面に拡散されたｐ型層３及び４によりエミッタ及びコ
レクタが形成され、ｎｆｆ１工ビタキンヤル層２ｒｉベ
ースとなり、その表面に拡散されたｎ＋層５はベースコ
ン７クトとなる。
に接続され、ベース電流Ｉ ＢＩＯＩが流ｎるっ第５図
において、ＰＮＰトランジスタＱＩＯＩは、ｐ型の半導
体基板１の表面に形成されたｎ型エビタキンヤル層２０
表面に拡散されたｐ型層３及び４によりエミッタ及びコ
レクタが形成され、ｎｆｆ１工ビタキンヤル層２ｒｉベ
ースとなり、その表面に拡散されたｎ＋層５はベースコ
ン７クトとなる。
これらの表面１Ｃ５ｉ０２のような絶縁膜６を設け、所
望の場所に穴を明けて、１層配線メタル７を蒸着し、電
極及び配Ｍが形成されているっこのような構造の場合、
ｎ型エピタキシャル層２とｐ型の半導体基板１との間に
、寄生フｔトダイオードＰＤ１０２が存在することにな
る。これは第４図に示されるように、トランジスタＱ１
０１０ベース側と接地間に点線で接続された寄生フォト
ダイオードＰＤ１０２となる。
望の場所に穴を明けて、１層配線メタル７を蒸着し、電
極及び配Ｍが形成されているっこのような構造の場合、
ｎ型エピタキシャル層２とｐ型の半導体基板１との間に
、寄生フｔトダイオードＰＤ１０２が存在することにな
る。これは第４図に示されるように、トランジスタＱ１
０１０ベース側と接地間に点線で接続された寄生フォト
ダイオードＰＤ１０２となる。
ＰＮＰ トランジスタＱＩＯＩが、光電変換素子でるる
フォトダイオードと同一チップ内に形成されているか、
あるいは、近接した別のチップ内にそれぞれが設けられ
ている場合は、本来フォトダイオードに照射場れるべき
光から漏れ九光が、寄生フォトダイオードＰＤ１０２に
照射され、光電流ＩＰＤＩ０２が発生する０ 従って、ＰＮＰトランジスタＱＩＯＩのベース電流１１
’１０１は、周辺回路によって決定されるベース電流１
Ｂ＋０１と寄生フォトダイオードの光電流Ｉ ＰＤｌ
０２との和、すなわち Ｉａｉｏｔ ＝ １８１０１ ＋ ＩＰＤＩＧ２となる
。よってＰＮＰ トランジスタＱ１０１のコレクタ電流
ＩＣ１ｆ）Ｉは、 Ｉｃｒｏ＋ ＝ （ＩＢＩＱＩ ＋ ＩＰＤ１０２ ）
Ｘ ｈｒｇ＋ｏ＋ｈｎｃｔｏ＋ ： トランジスタＱ
１０１のｈＦＥとなる。また、寄生フォトダイオードＰ
Ｄ１０２に光が発生しない場合は、 ＩＣｌ０Ｉ ” １１１Ｇ１ Ｘ ｈＦｌｌｏｌと
なり、寄生フォトダイオードＰＤ１０２に発生する光電
流によって変化するＰＮＰ トランジスタＱＩＯＩのコ
レクタ電流ΔＩ Ｃ１ｌ）１は、ΔＩＣｌ０Ｉ ” Ｉ
ＰＤＩＱＩ！Ｘ ｈＦｌｌｏｌとなるう このΔＩＣＩＱＩにより、回路の特性に多大の影響を及
ぼす。
フォトダイオードと同一チップ内に形成されているか、
あるいは、近接した別のチップ内にそれぞれが設けられ
ている場合は、本来フォトダイオードに照射場れるべき
光から漏れ九光が、寄生フォトダイオードＰＤ１０２に
照射され、光電流ＩＰＤＩ０２が発生する０ 従って、ＰＮＰトランジスタＱＩＯＩのベース電流１１
’１０１は、周辺回路によって決定されるベース電流１
Ｂ＋０１と寄生フォトダイオードの光電流Ｉ ＰＤｌ
０２との和、すなわち Ｉａｉｏｔ ＝ １８１０１ ＋ ＩＰＤＩＧ２となる
。よってＰＮＰ トランジスタＱ１０１のコレクタ電流
ＩＣ１ｆ）Ｉは、 Ｉｃｒｏ＋ ＝ （ＩＢＩＱＩ ＋ ＩＰＤ１０２ ）
Ｘ ｈｒｇ＋ｏ＋ｈｎｃｔｏ＋ ： トランジスタＱ
１０１のｈＦＥとなる。また、寄生フォトダイオードＰ
Ｄ１０２に光が発生しない場合は、 ＩＣｌ０Ｉ ” １１１Ｇ１ Ｘ ｈＦｌｌｏｌと
なり、寄生フォトダイオードＰＤ１０２に発生する光電
流によって変化するＰＮＰ トランジスタＱＩＯＩのコ
レクタ電流ΔＩ Ｃ１ｌ）１は、ΔＩＣｌ０Ｉ ” Ｉ
ＰＤＩＱＩ！Ｘ ｈＦｌｌｏｌとなるう このΔＩＣＩＱＩにより、回路の特性に多大の影響を及
ぼす。
従来は、この影響を減少させるために、第５図に示され
るように、１層配線メタル７を第２の絶縁Ｍ６−１で覆
い、さらにその表面を２層配線メタル８で覆って、表面
から侵入する光を速断して、光電流ＩＰＤＩＱ２を減少
させる手段を講じていた。
るように、１層配線メタル７を第２の絶縁Ｍ６−１で覆
い、さらにその表面を２層配線メタル８で覆って、表面
から侵入する光を速断して、光電流ＩＰＤＩＱ２を減少
させる手段を講じていた。
（発明が解決しようとする課題）
前述のような構造では、チップの表面から侵入した光は
速断できるが、第５図に示されるような、チップエブジ
１−１やチップ側面１−２から侵入した光が、寄生フォ
トダイオードＰＤ１０２に到達する。また、同一チップ
内にフォトダイオードとトランジスタを共に形成してい
る場合には、受光部から侵入した光の一部が寄生フォト
ダイオードに到達する０これらの光は微少な光電流を発
生する。トランジスタのベース電流を低電流領域で使用
する回路においては、特性への影響を無視できず、この
微少な光電流を防止する必要がある。
速断できるが、第５図に示されるような、チップエブジ
１−１やチップ側面１−２から侵入した光が、寄生フォ
トダイオードＰＤ１０２に到達する。また、同一チップ
内にフォトダイオードとトランジスタを共に形成してい
る場合には、受光部から侵入した光の一部が寄生フォト
ダイオードに到達する０これらの光は微少な光電流を発
生する。トランジスタのベース電流を低電流領域で使用
する回路においては、特性への影響を無視できず、この
微少な光電流を防止する必要がある。
（課題を解決するための手段）
第１及び第２の同じ特性の２個のＰＮＰトランジスタを
半導体基板の表面に近接して形成し、第１のＰＮＰトラ
ンジスタのコレクタと第２のＰＮＰトランジスタのエミ
ッタを接続し、ｆｉｌのＰＮＰトランジスタのベースと
エミッタおよび第２のＰＮＰ トランジスタのコレクタ
ならびに両トランジスタの接続部を外部回路に接続する
ようにした。
半導体基板の表面に近接して形成し、第１のＰＮＰトラ
ンジスタのコレクタと第２のＰＮＰトランジスタのエミ
ッタを接続し、ｆｉｌのＰＮＰトランジスタのベースと
エミッタおよび第２のＰＮＰ トランジスタのコレクタ
ならびに両トランジスタの接続部を外部回路に接続する
ようにした。
（作用）
第１のＰＮＰ トランジスタにおける寄生フォトダイオ
ードの影響を第２のＰＮＰ トランジスタにおける寄生
フォトダイオードにより補償することができる。
ードの影響を第２のＰＮＰ トランジスタにおける寄生
フォトダイオードにより補償することができる。
（実施例）
第１図は本発明の一実施例の等価回路図である。
同図に示されるように、第１のＰＮＰ トランジスタＱ
１のコレクタは、第２のＰＮＰ トランジスタＱ２のエ
ミッタに接続され、トランジスタＱ１（以下ＰＮＰを省
略する）のエミッタは端子ＥＫ接続されている。トラン
ジスタＱ１のベースは端子Ｂに接続されている。第２の
トランジスタＱ２（以下ＰＮＰを省略する）のコレクタ
は端子ＣＫ接続されている。トランジスタＱ１とＱ２の
接続部の中間は後段へ接続する念めの端子Ｏｕｔ に
接続されている。トランジスタＱ２のベースは同所にも
接続されていない。
１のコレクタは、第２のＰＮＰ トランジスタＱ２のエ
ミッタに接続され、トランジスタＱ１（以下ＰＮＰを省
略する）のエミッタは端子ＥＫ接続されている。トラン
ジスタＱ１のベースは端子Ｂに接続されている。第２の
トランジスタＱ２（以下ＰＮＰを省略する）のコレクタ
は端子ＣＫ接続されている。トランジスタＱ１とＱ２の
接続部の中間は後段へ接続する念めの端子Ｏｕｔ に
接続されている。トランジスタＱ２のベースは同所にも
接続されていない。
第２図ｒｉ第１図の回路を構成するための、トランジス
タ２個を有するチップの略断面図である。
タ２個を有するチップの略断面図である。
ｐ型の半導体基板１の表面に形成された２個のｎ型エビ
タキンヤル層２及び２−１の表面にそれぞれｐ型層１３
．１４及び１３−１及び１４−１ならびにｎ“型層１５
．１５−１を拡散により形成する。ｐ型層１３はトラン
ジスタＱ１のエミッタとなり、ｐ型層１４はそのコレク
タとなりｎ型エビタキシャル層２はそのベースとなる。
タキンヤル層２及び２−１の表面にそれぞれｐ型層１３
．１４及び１３−１及び１４−１ならびにｎ“型層１５
．１５−１を拡散により形成する。ｐ型層１３はトラン
ジスタＱ１のエミッタとなり、ｐ型層１４はそのコレク
タとなりｎ型エビタキシャル層２はそのベースとなる。
また、ｐ型層１３−１ｈｂランジスタＱ２のエミッタと
なり、ｐ型層１４−１はそのコレクタとなり、ｎ型エピ
タキシャル層２−１はそのベースとなる。そして、Ｘｍ
Ｒ１５はトランジスタＱ１のベース電極部となり、ｎ＋
型層１５−１はトランジスタＱ２のベース電極部となる
。これらの表面に５ｉ０２のような絶縁婁を形成し、所
望の場所に穴を明け、Ａ／を蒸着して電属及び配線を形
成する。第２図の場合ではｐ型層１４をｐ型層１３−１
に接続すると、第１図の回路になる。この構造において
、ｎ型エピタキシャル層２とｐ型の半導体基板１との間
に寄生フォトダイオードＰＤ３が形成され、ｎ型エピタ
キシャル層２−１と半導体基板１との間には寄生フォト
ダイオードＰＤ４が形成される。これらは８１図におい
て、４り線でトランジスタＱ１及びＱ２に接続されてい
る。
なり、ｐ型層１４−１はそのコレクタとなり、ｎ型エピ
タキシャル層２−１はそのベースとなる。そして、Ｘｍ
Ｒ１５はトランジスタＱ１のベース電極部となり、ｎ＋
型層１５−１はトランジスタＱ２のベース電極部となる
。これらの表面に５ｉ０２のような絶縁婁を形成し、所
望の場所に穴を明け、Ａ／を蒸着して電属及び配線を形
成する。第２図の場合ではｐ型層１４をｐ型層１３−１
に接続すると、第１図の回路になる。この構造において
、ｎ型エピタキシャル層２とｐ型の半導体基板１との間
に寄生フォトダイオードＰＤ３が形成され、ｎ型エピタ
キシャル層２−１と半導体基板１との間には寄生フォト
ダイオードＰＤ４が形成される。これらは８１図におい
て、４り線でトランジスタＱ１及びＱ２に接続されてい
る。
このようなチップに光が侵入すると、第１図に示される
ように、トランジスタＱ１のベースｉｌＫ、寄生フォト
ダイオードＰＤ３による光電流ＩＰＤ３が発生する。ま
た、トランジスタＱ２についても同様に、そのベース側
に、寄生フォトダイオードＰＤ４による光電流ＩＰＤ４
が発生する。トランジスタＱｌのベース電流ＩＢ１ｒは
光電流ＩＰＤ３と、周辺回路によって決定ぢれる電流■
Ｂ１との和となり、ＩＢｌｒ ：ＩＰＤａ ＋ ＩＢＩ となる。従って、トランジスタＱ１のコレクタ電流ＩＣ
Ｉは、 Ｉｃ＋＝ Ｉｇｘｒ Ｘ ｈＦｎｌ ＝ （ＩＰＤａ ＋１旧）Ｘｈｔｍｌ ｌｌｌＦＩＩ ａ トランジスタＱｌの電流増Ｓ率とな
る。ま之、トランジスタＱ２のエミーｌり電流１１１２
は＼ １ｍｚ＝ ＩＰＤａ Ｘ （ｈｒｉ２＋ １ ）ｈｒＢ
： トランジスタＱ２の電流増幅率となる。
ように、トランジスタＱ１のベースｉｌＫ、寄生フォト
ダイオードＰＤ３による光電流ＩＰＤ３が発生する。ま
た、トランジスタＱ２についても同様に、そのベース側
に、寄生フォトダイオードＰＤ４による光電流ＩＰＤ４
が発生する。トランジスタＱｌのベース電流ＩＢ１ｒは
光電流ＩＰＤ３と、周辺回路によって決定ぢれる電流■
Ｂ１との和となり、ＩＢｌｒ ：ＩＰＤａ ＋ ＩＢＩ となる。従って、トランジスタＱ１のコレクタ電流ＩＣ
Ｉは、 Ｉｃ＋＝ Ｉｇｘｒ Ｘ ｈＦｎｌ ＝ （ＩＰＤａ ＋１旧）Ｘｈｔｍｌ ｌｌｌＦＩＩ ａ トランジスタＱｌの電流増Ｓ率とな
る。ま之、トランジスタＱ２のエミーｌり電流１１１２
は＼ １ｍｚ＝ ＩＰＤａ Ｘ （ｈｒｉ２＋ １ ）ｈｒＢ
： トランジスタＱ２の電流増幅率となる。
トランジスタＱ１のコレクタ端子とトランジスタＱ２の
エミッタ端子は接続され、その中間から端子Ｏｕｔを経
て、後段の回路へ流入する電流１ｃけハ、前述のトラン
ジスタＱ１のコレクタ電流ＩＣＩカラ、トランジスタＱ
２のニミソヌ電流ｘＢ２を減じｔものとなり、 ＩＣ１ｒ ＝ ＩＣＩ −１１２ （ＩＰＤａ ＋ ＩＤＩ ）Ｘ ｈｐａｔ −
ＩＰＤａ ’＜ （ｈｒｇｚ ヤ １）となる。トラ
ンジスタＱ１及びＱ２の電流増幅率が充分大きいと仮定
すれば、 Ｉｃ１ｒ＃ＣＩＰＤ３＋ Ｉａｌ ） Ｘ ｈｒｇｌ−
ＩＰＤ４Ｘ Ｄ。
エミッタ端子は接続され、その中間から端子Ｏｕｔを経
て、後段の回路へ流入する電流１ｃけハ、前述のトラン
ジスタＱ１のコレクタ電流ＩＣＩカラ、トランジスタＱ
２のニミソヌ電流ｘＢ２を減じｔものとなり、 ＩＣ１ｒ ＝ ＩＣＩ −１１２ （ＩＰＤａ ＋ ＩＤＩ ）Ｘ ｈｐａｔ −
ＩＰＤａ ’＜ （ｈｒｇｚ ヤ １）となる。トラ
ンジスタＱ１及びＱ２の電流増幅率が充分大きいと仮定
すれば、 Ｉｃ１ｒ＃ＣＩＰＤ３＋ Ｉａｌ ） Ｘ ｈｒｇｌ−
ＩＰＤ４Ｘ Ｄ。
となる。
寄生フォトダイオードＰＤ３及びＰＤ４に発生する光電
流は、同一の光に対して、第２図に示されるｎ型エピタ
キシャル層２及び２−１と、ｐ型の半導体基板１との接
合面積に比例する。従って、寄生フォトダイオードＰＤ
３の接合面積と、寄生フォトダイオードＰＤ４の接合面
積とが等しくなるようにし、シ〃為も、トランジスタＱ
１及びＱ２を近接して配置すること、つまり、集積回路
において、同一のパターンのトランジスタを２個並べて
配置することにより、光電流ＩＰＤａとＩＰＤａをほぼ
等しくすることができる。さらに、電流増幅率率の整合
のとれた２個のトランジスタを形成することにより、 ＩＰＤａ ＝ＩＰＤ４ ｈｐａｔ ”；ｈｐｍｚ という条件を実現できる。
流は、同一の光に対して、第２図に示されるｎ型エピタ
キシャル層２及び２−１と、ｐ型の半導体基板１との接
合面積に比例する。従って、寄生フォトダイオードＰＤ
３の接合面積と、寄生フォトダイオードＰＤ４の接合面
積とが等しくなるようにし、シ〃為も、トランジスタＱ
１及びＱ２を近接して配置すること、つまり、集積回路
において、同一のパターンのトランジスタを２個並べて
配置することにより、光電流ＩＰＤａとＩＰＤａをほぼ
等しくすることができる。さらに、電流増幅率率の整合
のとれた２個のトランジスタを形成することにより、 ＩＰＤａ ＝ＩＰＤ４ ｈｐａｔ ”；ｈｐｍｚ という条件を実現できる。
この条件下において、後段へ流入する電流ＩＣＩ ｒは
、 ｔｃ＋ｒ″；ＩＰＤ３Ｘ ｈｙｔ＋＋ ＩａｌＸ ｈｙ
組−ＩＰＤａ ｘ ｈｙｇ２＝ １８１ ／Ｃｂｒｇ
＋ となる。
、 ｔｃ＋ｒ″；ＩＰＤ３Ｘ ｈｙｔ＋＋ ＩａｌＸ ｈｙ
組−ＩＰＤａ ｘ ｈｙｇ２＝ １８１ ／Ｃｂｒｇ
＋ となる。
この結果、トランジスタＱ１の寄生ダイオードＰＤ３に
よる影響を、トランジスタＱ２による影響によって補償
し、１個のトランジスタと同シ作用をすることができる
。
よる影響を、トランジスタＱ２による影響によって補償
し、１個のトランジスタと同シ作用をすることができる
。
第３図は他の実施例でろって、第１図の実施例に２ける
トランジスタＱ１及びＱ２に、定電流バイアス回路を付
加し之ものである。第１図のトランジスタＱ１及びＱ２
に対応するトランジスタをそれぞれＱｌｌ及びＱ１２、
寄生フォトダイオードＰＤ３及びＰＤ４に対応する寄生
フォトダイオードをそれぞれＰＤ１３及びＰＤ１４、コ
レクタ電流ＩＣＩに対応するコレクタ電流をＩＣ１１、
エミッタ電流■酊に対応するエミッタ電流をＩ Ｅｌ！
、後段の回路へ流入する電流ＩＣ１ｒに対応するものを
Ｉｃ＋ｔｒ、トランジスタＱ１及Ｑ２のベース電流ｔａ
ｔｒに対応するトランジスタＱｌｌのベース電流をｌＢ
１１ｒ ｓトランジスタＱ１２のベース電流をｌＢ１１
ｒとし、トランジスタＱｌｌ及びＱ１２のそれぞれのベ
ース側に、定電流バイアス回路２１及び２２を設けであ
る。寄生フォトダイオードＦ’Ｄ１３及びＰＤ１４には
、光が入射すると、それぞれ光電流ＩＰＤ１３及びＩＰ
Ｄ１４が発生する０ この回路において、トランジスタＱ１１のベース電流ｌ
Ｂ１１ｒは、光電流ＩＰ’Ｄ１３と周辺回路によって決
定される１８１１と定電流バイアス回路２１に流れる定
電流ｆａｌｌとの和となり、 １１１１ｒ ”’ Ｉｐｐｔａ ＋ ｌＢ１１＋ ｔａ
ｎとなる。よって、トランジスタＱｌｌのコレクタ電流
ＩＣＩＩは、 ＩＣ１１＝ Ｉｎｔｘｒ Ｘ ｈｒ］１ｌｕ＝ （Ｉｐ
Ｄｔａ ＋ ｌｌ１１１＋ ｆａｌｌ ）ｘ ｈｙｍｎ
ｂｙＨｌ ： トランジスタＱｌｌの電流増幅率また、
トランジスタＱ１２のベース電流ＩＢＩ２ｒは、光電流
１ｐｐ４と定電流バイアス回路２２に流れる定電流Ｉａ
１３との和となう、 ｌＢ１２ｒ ＩＰＤＩ４ ＋ ｆａｌｌとなる。よって
、トランジスタＱ１２のエミッタ電流１ｇ１獣、 ｆｓｚ＝ Ｌａｔｚｒ Ｘ （ｈｙｍｔｚ ＋ １ ）
＝ （ＩＦＤＩ４ ＋ ｆａｌｌ） ン＼ （
ｈｒＥ＋２ Ｂ１）ｈＦｌ１２ ： Ｉ”ランジスタＱ
１２の電流増幅率となる。
トランジスタＱ１及びＱ２に、定電流バイアス回路を付
加し之ものである。第１図のトランジスタＱ１及びＱ２
に対応するトランジスタをそれぞれＱｌｌ及びＱ１２、
寄生フォトダイオードＰＤ３及びＰＤ４に対応する寄生
フォトダイオードをそれぞれＰＤ１３及びＰＤ１４、コ
レクタ電流ＩＣＩに対応するコレクタ電流をＩＣ１１、
エミッタ電流■酊に対応するエミッタ電流をＩ Ｅｌ！
、後段の回路へ流入する電流ＩＣ１ｒに対応するものを
Ｉｃ＋ｔｒ、トランジスタＱ１及Ｑ２のベース電流ｔａ
ｔｒに対応するトランジスタＱｌｌのベース電流をｌＢ
１１ｒ ｓトランジスタＱ１２のベース電流をｌＢ１１
ｒとし、トランジスタＱｌｌ及びＱ１２のそれぞれのベ
ース側に、定電流バイアス回路２１及び２２を設けであ
る。寄生フォトダイオードＦ’Ｄ１３及びＰＤ１４には
、光が入射すると、それぞれ光電流ＩＰＤ１３及びＩＰ
Ｄ１４が発生する０ この回路において、トランジスタＱ１１のベース電流ｌ
Ｂ１１ｒは、光電流ＩＰ’Ｄ１３と周辺回路によって決
定される１８１１と定電流バイアス回路２１に流れる定
電流ｆａｌｌとの和となり、 １１１１ｒ ”’ Ｉｐｐｔａ ＋ ｌＢ１１＋ ｔａ
ｎとなる。よって、トランジスタＱｌｌのコレクタ電流
ＩＣＩＩは、 ＩＣ１１＝ Ｉｎｔｘｒ Ｘ ｈｒ］１ｌｕ＝ （Ｉｐ
Ｄｔａ ＋ ｌｌ１１１＋ ｆａｌｌ ）ｘ ｈｙｍｎ
ｂｙＨｌ ： トランジスタＱｌｌの電流増幅率また、
トランジスタＱ１２のベース電流ＩＢＩ２ｒは、光電流
１ｐｐ４と定電流バイアス回路２２に流れる定電流Ｉａ
１３との和となう、 ｌＢ１２ｒ ＩＰＤＩ４ ＋ ｆａｌｌとなる。よって
、トランジスタＱ１２のエミッタ電流１ｇ１獣、 ｆｓｚ＝ Ｌａｔｚｒ Ｘ （ｈｙｍｔｚ ＋ １ ）
＝ （ＩＦＤＩ４ ＋ ｆａｌｌ） ン＼ （
ｈｒＥ＋２ Ｂ１）ｈＦｌ１２ ： Ｉ”ランジスタＱ
１２の電流増幅率となる。
第１図の場合と同様に、後段の回路へ流入するＫｆｌｔ
、 ＩＣ１１ｔ ｈ、トランジスタＱｌｌのコレクタ電
流ＩＣＩ ＋から、トランジスタＱ１２のエミッタ電流
Ｉ １１２を減じたものとなり、 Ｉ ＣｌＬｒ ” ＩＣＩＩ −１１１１２＝ （Ｉｐ
Ｄｌａ ＋ ＩＢＩＩ＋ Ｉａｌｔ ） Ｘ ｈｙｇｎ
−（ＩＰＤＩ４ ＋ １ａ１２ ） ｘ （ｈｙｍｔｚ
＋ １）となる。トランジスタＱｌｌ及びＱ１２のｈ
ＦＲが充分大きいと仮定すれば、 Ｉ ｃｌ＋ｒ ＝ （ＩＰＤＩ３ ＋ Ｉ
ＢＩＩ＋ Ｉ ａｔｅ） Ｘ ｈｒｇｔｔ（Ｉ
ＰＤ１４ ＋ Ｉａ＋ｚ） Ｘ ｈｙｇｎ２となる。
、 ＩＣ１１ｔ ｈ、トランジスタＱｌｌのコレクタ電
流ＩＣＩ ＋から、トランジスタＱ１２のエミッタ電流
Ｉ １１２を減じたものとなり、 Ｉ ＣｌＬｒ ” ＩＣＩＩ −１１１１２＝ （Ｉｐ
Ｄｌａ ＋ ＩＢＩＩ＋ Ｉａｌｔ ） Ｘ ｈｙｇｎ
−（ＩＰＤＩ４ ＋ １ａ１２ ） ｘ （ｈｙｍｔｚ
＋ １）となる。トランジスタＱｌｌ及びＱ１２のｈ
ＦＲが充分大きいと仮定すれば、 Ｉ ｃｌ＋ｒ ＝ （ＩＰＤＩ３ ＋ Ｉ
ＢＩＩ＋ Ｉ ａｔｅ） Ｘ ｈｒｇｔｔ（Ｉ
ＰＤ１４ ＋ Ｉａ＋ｚ） Ｘ ｈｙｇｎ２となる。
以下、第１図における場合と同様に、電流増幅率の整合
のとれた２個のトランジスタを形成することにより、 Ｉ ＰＤ１３ ＃Ｉ ＰＤ１４ ｈ ｙｍｌＩ”＝ ｈ ｍｓ２ という条件を実現できる。
のとれた２個のトランジスタを形成することにより、 Ｉ ＰＤ１３ ＃Ｉ ＰＤ１４ ｈ ｙｍｌＩ”＝ ｈ ｍｓ２ という条件を実現できる。
ここで、ｈｒｍｔｔとｈｒｇｔｚとはそれぞれトランジ
スタＱｌｌ及びＱ１２のコレクタ電流依存性があり、ｈ
ｙｇｎとｈＦ１１２とを精度よく等しくすることができ
ない場合がある。そこで、光電流ＩＰＤ１ｇ及びＩＰＤ
１４に比べて充分大きく、なおかつ等しい定電流ｆａｌ
ｌ及びＩａｔｆ設定すること、すなわちＩａｏ＝ Ｉａ
＋ｚ ＞ ＩＰＤＩ３ ＝ ＩＰＤＩ４とすることによ
って、ｈＦＩ！１１とｈｒｉｘｚの差をさらに小さくし
、近似性の精度を高めることができる。
スタＱｌｌ及びＱ１２のコレクタ電流依存性があり、ｈ
ｙｇｎとｈＦ１１２とを精度よく等しくすることができ
ない場合がある。そこで、光電流ＩＰＤ１ｇ及びＩＰＤ
１４に比べて充分大きく、なおかつ等しい定電流ｆａｌ
ｌ及びＩａｔｆ設定すること、すなわちＩａｏ＝ Ｉａ
＋ｚ ＞ ＩＰＤＩ３ ＝ ＩＰＤＩ４とすることによ
って、ｈＦＩ！１１とｈｒｉｘｚの差をさらに小さくし
、近似性の精度を高めることができる。
上記の条件により、後段の回路へ流入する電流ＩＣＩｎ
は− ＩｃＩＩｒ＝ ｔＰＤ１３ Ｘ ｈｒｍｏ ＋
ＩＢＩＩＸ ｈ２Ｉｎ＋ ” ＩａｏＸ ｂｙ鳳
１１− ＩＰＤＩ４ Ｘ ｂ ＦＢＩ２− Ｉａ＋ｚ
Ｘ ｈ ｐｘｒｚ： ＩＢＩＩＸ ｈｙＢｎ となる。この結果、第３図の実施例においても、第１図
の実施例と同様に、見かけ上、光の侵入の影響を受けず
、寄生フォトダイオードによる光電流の発生しない１個
のトランジスタと同じ動作をすることができる。
は− ＩｃＩＩｒ＝ ｔＰＤ１３ Ｘ ｈｒｍｏ ＋
ＩＢＩＩＸ ｈ２Ｉｎ＋ ” ＩａｏＸ ｂｙ鳳
１１− ＩＰＤＩ４ Ｘ ｂ ＦＢＩ２− Ｉａ＋ｚ
Ｘ ｈ ｐｘｒｚ： ＩＢＩＩＸ ｈｙＢｎ となる。この結果、第３図の実施例においても、第１図
の実施例と同様に、見かけ上、光の侵入の影響を受けず
、寄生フォトダイオードによる光電流の発生しない１個
のトランジスタと同じ動作をすることができる。
（発明の効果）
本発明は以上のような構造であるから、回路内に光が侵
入してもその影響を防止できるので、外部から侵入して
くる元を遮断することができない素子の内部で微少電流
を扱っている回路や、寄生フォトダイオードによる光電
流の影響が無視できない素子に対して、光を遮断したと
同等の効果を奏する。そして、上記の回路や素子の特性
を同上することができる。
入してもその影響を防止できるので、外部から侵入して
くる元を遮断することができない素子の内部で微少電流
を扱っている回路や、寄生フォトダイオードによる光電
流の影響が無視できない素子に対して、光を遮断したと
同等の効果を奏する。そして、上記の回路や素子の特性
を同上することができる。
第１図は本発明の一実施例の回路図、第２図は第１図の
回路を具体化したチップの略断面図、第３図は本発明の
他の実施例の回路図、Ｊ！４図は従来の回路図、第５図
はこれを具体化したチップの略断面図である。 １・・・半導体基板、２・・・ｎ型エピタキシャル層、
１３．１３−１ｔ １４，１４−１・・・ｐ型拡散層
、１５％１５ １・＝ｎ＋型拡散拡散層ｌ、Ｑ２．Ｑｌ
ｌ。
回路を具体化したチップの略断面図、第３図は本発明の
他の実施例の回路図、Ｊ！４図は従来の回路図、第５図
はこれを具体化したチップの略断面図である。 １・・・半導体基板、２・・・ｎ型エピタキシャル層、
１３．１３−１ｔ １４，１４−１・・・ｐ型拡散層
、１５％１５ １・＝ｎ＋型拡散拡散層ｌ、Ｑ２．Ｑｌ
ｌ。
Claims (1)
- １、第１及び第２の２個のＰＮＰトランジスタを半導体
基板の表面に形成し、第１のＰＮＰトランジスタのコレ
クタと第２のＰＮＰトランジスタのエミッタを接続し、
第１のＰＮＰトランジスタのベースとエミッタおよび第
２のＰＮＰトランジスタのコレクタならびに両ＰＮＰト
ランジスタのコレクタとエミッタの接続部を外部回路に
接続するようにした半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2096039A JP2707147B2 (ja) | 1990-04-10 | 1990-04-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2096039A JP2707147B2 (ja) | 1990-04-10 | 1990-04-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03292775A true JPH03292775A (ja) | 1991-12-24 |
| JP2707147B2 JP2707147B2 (ja) | 1998-01-28 |
Family
ID=14154354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2096039A Expired - Fee Related JP2707147B2 (ja) | 1990-04-10 | 1990-04-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707147B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061303B2 (en) | 2002-12-27 | 2006-06-13 | Sharp Kabushiki Kaisha | Photoelectric leak current compensating circuit and optical signal circuit using same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50142181A (ja) * | 1974-05-07 | 1975-11-15 |
-
1990
- 1990-04-10 JP JP2096039A patent/JP2707147B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50142181A (ja) * | 1974-05-07 | 1975-11-15 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061303B2 (en) | 2002-12-27 | 2006-06-13 | Sharp Kabushiki Kaisha | Photoelectric leak current compensating circuit and optical signal circuit using same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2707147B2 (ja) | 1998-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4543593A (en) | Semiconductor protective device | |
| JPS6041363B2 (ja) | 温度に無関係な電流を発生するための基準電源 | |
| JPH03292775A (ja) | 半導体装置 | |
| JP2634679B2 (ja) | Ｐｎｐトランジスタ回路 | |
| US4345166A (en) | Current source having saturation protection | |
| JP3459532B2 (ja) | 半導体集積回路およびその製造方法 | |
| EP0346978B1 (en) | Integrated current-mirror arrangement comprising vertical transistors | |
| JPS5925390B2 (ja) | ダ−リントントランジスタ | |
| JP2906387B2 (ja) | Ｐｎｐトランジスタ回路 | |
| JP3203201B2 (ja) | トライアック | |
| EP0395862A2 (en) | Semiconductor device comprising a lead member | |
| JPH04242980A (ja) | 受光素子 | |
| JPH02237311A (ja) | Ｎｐｎ逆ベータ感度を減少させたフィードホワードダーリントン回路 | |
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JP3131694B2 (ja) | パワートランジスタデバイス | |
| JP3144042B2 (ja) | ダーリントン接続集積回路 | |
| JPS6223465B2 (ja) | ||
| JPS61107773A (ja) | 半導体装置 | |
| JPH0121632B2 (ja) | ||
| JPS6223466B2 (ja) | ||
| JPS5950557A (ja) | 半導体装置 | |
| JPS61127165A (ja) | 半導体装置 | |
| JP2906503B2 (ja) | 半導体集積回路装置 | |
| JP3099124B2 (ja) | 半導体集積回路装置 | |
| JPS5996784A (ja) | 光結合半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |