JP3144042B2 - ダーリントン接続集積回路 - Google Patents
ダーリントン接続集積回路Info
- Publication number
- JP3144042B2 JP3144042B2 JP04108555A JP10855592A JP3144042B2 JP 3144042 B2 JP3144042 B2 JP 3144042B2 JP 04108555 A JP04108555 A JP 04108555A JP 10855592 A JP10855592 A JP 10855592A JP 3144042 B2 JP3144042 B2 JP 3144042B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- transistor
- emitter
- aluminum layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、オン時の出力電圧を小
さくすることのできるスイッチング用ダーリントン接続
集積回路に関するものである。
さくすることのできるスイッチング用ダーリントン接続
集積回路に関するものである。
【０００２】
【従来の技術】従来、トランジスタの電流増幅率(hFE)
を高くするため、図５に示すようなダーリントン接続回
路が使用されている。図５において、前段ＮＰＮトラン
ジスタ５１及び後段ＮＰＮトランジスタ５２がダーリン
トン接続回路を形成している。そして、５３がコレクタ
端子、５４がベース端子、５５がエミッタ端子である。
このようなダーリントン接続回路は、電流増幅を２段で
行うため電流増幅度が高く、小さなベースドライブ電流
で大電流を駆動できる。図６は、『改定集積回路工学
（１）』（コロナ社）P.218 に記載された従来のダーリ
ントン接続集積回路であって図５に示すダーリントン接
続回路を集積回路化したものである。図６に示されるダ
ーリントン接続集積回路では、集積度向上を目的として
前段トランジスタ６０ａと後段トランジスタ６０ｂが１
つの分離領域に形成された共通のＮ型コレクタ領域６１
を有している。そして、コレクタ配線アルミ層６１ａが
後述する酸化層６６ａのコンタクト穴６１ｃを介してコ
レクタ領域６１に接続されている。また、前段トランジ
スタ６０ａのＰ型ベース領域６２にベース配線アルミ層
６２ａが後述する酸化層６６ａのコンタクト穴６２ｃを
介して配線され、前段トランジスタ６０ａのＮ型エミッ
タ領域６３にエミッタ配線アルミ層６３ａが後述する酸
化層６６ａのコンタクト穴６３ｃを介して配線されてい
る。一方、後段トランジスタ６０ｂのベース領域６４に
ベース配線アルミ層６４ａが後述する酸化層６６ａのコ
ンタクト穴６４ｃを介して配線され、このベース配線ア
ルミ層６４ａは前記エミッタ配線アルミ層６３ａに接続
している。また、後段トランジスタ６０ｂのエミッタ領
域６５にエミッタ配線アルミ層６５ａが後述する酸化層
６６ａのコンタクト穴６５ｃを介して配線されている。
そして、酸化層６６ａが上述の各領域の上面に形成さ
れ、この酸化層６６ａの上に上述の各配線アルミ層が配
置されている。
を高くするため、図５に示すようなダーリントン接続回
路が使用されている。図５において、前段ＮＰＮトラン
ジスタ５１及び後段ＮＰＮトランジスタ５２がダーリン
トン接続回路を形成している。そして、５３がコレクタ
端子、５４がベース端子、５５がエミッタ端子である。
このようなダーリントン接続回路は、電流増幅を２段で
行うため電流増幅度が高く、小さなベースドライブ電流
で大電流を駆動できる。図６は、『改定集積回路工学
（１）』（コロナ社）P.218 に記載された従来のダーリ
ントン接続集積回路であって図５に示すダーリントン接
続回路を集積回路化したものである。図６に示されるダ
ーリントン接続集積回路では、集積度向上を目的として
前段トランジスタ６０ａと後段トランジスタ６０ｂが１
つの分離領域に形成された共通のＮ型コレクタ領域６１
を有している。そして、コレクタ配線アルミ層６１ａが
後述する酸化層６６ａのコンタクト穴６１ｃを介してコ
レクタ領域６１に接続されている。また、前段トランジ
スタ６０ａのＰ型ベース領域６２にベース配線アルミ層
６２ａが後述する酸化層６６ａのコンタクト穴６２ｃを
介して配線され、前段トランジスタ６０ａのＮ型エミッ
タ領域６３にエミッタ配線アルミ層６３ａが後述する酸
化層６６ａのコンタクト穴６３ｃを介して配線されてい
る。一方、後段トランジスタ６０ｂのベース領域６４に
ベース配線アルミ層６４ａが後述する酸化層６６ａのコ
ンタクト穴６４ｃを介して配線され、このベース配線ア
ルミ層６４ａは前記エミッタ配線アルミ層６３ａに接続
している。また、後段トランジスタ６０ｂのエミッタ領
域６５にエミッタ配線アルミ層６５ａが後述する酸化層
６６ａのコンタクト穴６５ｃを介して配線されている。
そして、酸化層６６ａが上述の各領域の上面に形成さ
れ、この酸化層６６ａの上に上述の各配線アルミ層が配
置されている。
【０００３】図７は、図５に示すダーリントン接続回路
を集積回路化したものの他の例である。図７において、
図６と同様に、前段トランジスタ７０ａと後段トランジ
スタ７０ｂは１つの分離領域に形成された共通のＮ型コ
レクタ領域７１を有している。酸化層７６ａは図６の酸
化層６６ａに相当するものである。そして、コレクタ配
線アルミ層７１ａが酸化層７６ａのコンタクト穴７１ｃ
を介してＮ型コレクタ領域７１に配線され、コレクタボ
ンディングパッド７１ｂに接続されている。さらに、前
段トランジスタ７０ａのＰ型ベース領域７２にベース配
線アルミ層７２ａが、前段トランジスタ７０ａのＮ型エ
ミッタ領域７３にエミッタ配線アルミ層７３ａがそれぞ
れ酸化層７６ａのコンタクト穴７２ｃ・７３ｃを介して
配線されている。後段トランジスタ７０ｂの複数のＰ型
ベース領域７４にベース配線アルミ層７４ａが酸化層７
６ａのコンタクト穴７４ｃを介して配線され、このベー
ス配線アルミ層７４ａは前段トランジスタ７０ａのエミ
ッタ配線アルミ層７３ａに接続されている。後段トラン
ジスタ７０ｂの複数のＮ型エミッタ領域７５にエミッタ
配線アルミ層７５ａが酸化層７６ａのコンタクト穴７５
ｃを介して配線され、エミッタボンディングパッド７５
ｂに接続されている。図８は、図５〜７に示すダーリン
トン接続回路の等価回路であり、図示８１は前段トラン
ジスタと後段トランジスタのコレクタ電流が共通に流れ
る抵抗である。このようなＮＰＮトランジスタのダーリ
ントン接続回路のオン時出力電圧ＶON1 は ＶON1 ＝ＶCE1 ＋ＶBE2 ……（１） となる。ここで図５で示すようにＶCE1 は前段トランジ
スタ５１のコレクタ・エミッタ間電圧、ＶBE2 は後段ト
ランジスタ５２のベース・エミッタ間電圧である。
を集積回路化したものの他の例である。図７において、
図６と同様に、前段トランジスタ７０ａと後段トランジ
スタ７０ｂは１つの分離領域に形成された共通のＮ型コ
レクタ領域７１を有している。酸化層７６ａは図６の酸
化層６６ａに相当するものである。そして、コレクタ配
線アルミ層７１ａが酸化層７６ａのコンタクト穴７１ｃ
を介してＮ型コレクタ領域７１に配線され、コレクタボ
ンディングパッド７１ｂに接続されている。さらに、前
段トランジスタ７０ａのＰ型ベース領域７２にベース配
線アルミ層７２ａが、前段トランジスタ７０ａのＮ型エ
ミッタ領域７３にエミッタ配線アルミ層７３ａがそれぞ
れ酸化層７６ａのコンタクト穴７２ｃ・７３ｃを介して
配線されている。後段トランジスタ７０ｂの複数のＰ型
ベース領域７４にベース配線アルミ層７４ａが酸化層７
６ａのコンタクト穴７４ｃを介して配線され、このベー
ス配線アルミ層７４ａは前段トランジスタ７０ａのエミ
ッタ配線アルミ層７３ａに接続されている。後段トラン
ジスタ７０ｂの複数のＮ型エミッタ領域７５にエミッタ
配線アルミ層７５ａが酸化層７６ａのコンタクト穴７５
ｃを介して配線され、エミッタボンディングパッド７５
ｂに接続されている。図８は、図５〜７に示すダーリン
トン接続回路の等価回路であり、図示８１は前段トラン
ジスタと後段トランジスタのコレクタ電流が共通に流れ
る抵抗である。このようなＮＰＮトランジスタのダーリ
ントン接続回路のオン時出力電圧ＶON1 は ＶON1 ＝ＶCE1 ＋ＶBE2 ……（１） となる。ここで図５で示すようにＶCE1 は前段トランジ
スタ５１のコレクタ・エミッタ間電圧、ＶBE2 は後段ト
ランジスタ５２のベース・エミッタ間電圧である。
【０００４】
【発明が解決しようとする課題】図６・７に示す集積回
路では、コレクタ６１ないしは７１が前段トランジスタ
と後段トランジスタで共有されている。このため図８に
示す抵抗８１には、前段トランジスタのコレクタ電流と
後段トランジスタのコレクタ電流が共通に流れ、この抵
抗８１における電圧降下が前段トランジスタと後段トラ
ンジスタの両方に影響を与えるようになる。今前段トラ
ンジスタのコレクタ電流をＩC1、後段トランジスタのコ
レクタ電流をＩC2、両コレクタ電流が共通に流れる抵抗
８１の抵抗値をＲc とすると、前段トランジスタのコレ
クタ・エミッタ間電圧ＶCE1 は、 ＶCE1 ＝ＶCEsat1＋ＲC （ＩC1＋ＩC2）……（２） として表わすことができる。ここでＶCEsat1はコレクタ
抵抗による電圧降下を含まない前段トランジスタ５１の
コレクタ・エミッタ間飽和電圧である。周知のようにＩ
C2はＩC1に比してはるかに大きく、例えば１００倍程度
の大きさをもつ。このため抵抗成分による電圧降下すな
わちＲｃ×（ＩC1＋ＩC2）はほとんどＲC ×ＩC2に等し
くなる。すなわち、前段トランジスタにおけるコレクタ
抵抗による電圧降下は後段トランジスタのコレクタ電流
ＩC2によって著しく大きくなってしまうのである。この
ようなコレクタ・エミッタ間電圧の増大により、集積回
路全体の電力消費や発熱が増大してしまう。本発明は、
後段トランジスタのコレクタ電流・コレクタ抵抗の前段
トランジスタへの影響を低減させることにより、前段ト
ランジスタのコレクタ・エミッタ間電圧を低減し、電力
消費や発熱を抑制することを目的とするものである。
路では、コレクタ６１ないしは７１が前段トランジスタ
と後段トランジスタで共有されている。このため図８に
示す抵抗８１には、前段トランジスタのコレクタ電流と
後段トランジスタのコレクタ電流が共通に流れ、この抵
抗８１における電圧降下が前段トランジスタと後段トラ
ンジスタの両方に影響を与えるようになる。今前段トラ
ンジスタのコレクタ電流をＩC1、後段トランジスタのコ
レクタ電流をＩC2、両コレクタ電流が共通に流れる抵抗
８１の抵抗値をＲc とすると、前段トランジスタのコレ
クタ・エミッタ間電圧ＶCE1 は、 ＶCE1 ＝ＶCEsat1＋ＲC （ＩC1＋ＩC2）……（２） として表わすことができる。ここでＶCEsat1はコレクタ
抵抗による電圧降下を含まない前段トランジスタ５１の
コレクタ・エミッタ間飽和電圧である。周知のようにＩ
C2はＩC1に比してはるかに大きく、例えば１００倍程度
の大きさをもつ。このため抵抗成分による電圧降下すな
わちＲｃ×（ＩC1＋ＩC2）はほとんどＲC ×ＩC2に等し
くなる。すなわち、前段トランジスタにおけるコレクタ
抵抗による電圧降下は後段トランジスタのコレクタ電流
ＩC2によって著しく大きくなってしまうのである。この
ようなコレクタ・エミッタ間電圧の増大により、集積回
路全体の電力消費や発熱が増大してしまう。本発明は、
後段トランジスタのコレクタ電流・コレクタ抵抗の前段
トランジスタへの影響を低減させることにより、前段ト
ランジスタのコレクタ・エミッタ間電圧を低減し、電力
消費や発熱を抑制することを目的とするものである。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、エミッタ面積が異なる大小２つのトラン
ジスタのうち、エミッタ面積が小さいものを前段トラン
ジスタとし、エミッタ面積が大きいものを後段トランジ
スタとして２つのトランジスタをダーリントン接続した
ダーリントン接続集積回路において、前記各トランジス
タのコレクタ領域を分離させるとともに、前記各コレク
タ領域の電極から集積回路のパッドまでの配線パターン
を独立して設けたことを特徴とする。
め、本発明は、エミッタ面積が異なる大小２つのトラン
ジスタのうち、エミッタ面積が小さいものを前段トラン
ジスタとし、エミッタ面積が大きいものを後段トランジ
スタとして２つのトランジスタをダーリントン接続した
ダーリントン接続集積回路において、前記各トランジス
タのコレクタ領域を分離させるとともに、前記各コレク
タ領域の電極から集積回路のパッドまでの配線パターン
を独立して設けたことを特徴とする。
【０００６】
【作用】上記構成のダーリントン接続集積回路におい
て、前段トランジスタと後段トランジスタのコレクタ領
域を分離しているので、前段トランジスタのコレクタ電
流と同一径路を後段トランジスタのコレクタ電流が流れ
ることがなく、前段トランジスタのコレクタ・エミッタ
間電圧が後段トランジスタのコレクタ電流の影響によっ
て大きくなることを防止できる。さらに前記各コレクタ
領域の電極から集積回路のパッドまでの配線パターンを
独立して設けているので、後段トランジスタのコレクタ
電流が前段トランジスタのコレクタ配線の電圧降下に影
響を及ぼすことがなくなり、前段トランジスタのコレク
タ配線の電圧降下を小さくすることができる。すなわち
前段トランジスタに生じる電圧降下を前段トランジスタ
の小さなコレクタ電流値による電圧降下分のみとするこ
とができる。したがって、前段のコレクタ抵抗による電
圧降下及び前段のコレクタ配線の電圧降下を小さくする
ことにより、オン時の出力電圧を小さくすることができ
る。
て、前段トランジスタと後段トランジスタのコレクタ領
域を分離しているので、前段トランジスタのコレクタ電
流と同一径路を後段トランジスタのコレクタ電流が流れ
ることがなく、前段トランジスタのコレクタ・エミッタ
間電圧が後段トランジスタのコレクタ電流の影響によっ
て大きくなることを防止できる。さらに前記各コレクタ
領域の電極から集積回路のパッドまでの配線パターンを
独立して設けているので、後段トランジスタのコレクタ
電流が前段トランジスタのコレクタ配線の電圧降下に影
響を及ぼすことがなくなり、前段トランジスタのコレク
タ配線の電圧降下を小さくすることができる。すなわち
前段トランジスタに生じる電圧降下を前段トランジスタ
の小さなコレクタ電流値による電圧降下分のみとするこ
とができる。したがって、前段のコレクタ抵抗による電
圧降下及び前段のコレクタ配線の電圧降下を小さくする
ことにより、オン時の出力電圧を小さくすることができ
る。
【０００７】
【実施例】次に、本発明の実施例を図面を参照しながら
説明する。図１は、本発明の第１の実施例の平面図であ
る。図１において、前段トランジスタ１１の島状Ｎ型コ
レクタ領域１２には後述する酸化層１５ａのコンタクト
穴１２ｃを介してコレクタ配線アルミ層１２ａが配線さ
れ、コレクタボンディングパッド１２ｂに接続されてい
る。また、Ｐ型ベース領域１３の後述する環状Ｎ型エミ
ッタ領域１４でとりまかれた部分にはベース配線アルミ
層１３ａが後述する酸化層１５ａのコンタクト穴１３ｃ
を介して配線され、Ｐ型ベース領域１３中に形成された
環状Ｎ型エミッタ領域１４にはエミッタ配線アルミ層１
４ａが後述する酸化層１５ａのコンタクト穴１４ｃを介
して配線されている。なお１５はＰ型半導体基板であ
る。そして、後段トランジスタ１６の島状Ｎ型コレクタ
領域１７にはコレクタ配線アルミ層１７ａが後述する酸
化層１５ａのコンタクト穴１７ｃを介して配線されコレ
クタボンディングパッド１２ｂ・１７ｂに配線されてい
る。また、複数のＰ型ベース領域１８には、ベース配線
アルミ層１８ａが後述する酸化層１５ａのコンタクト穴
１８ｃを介して配線され、このベース配線アルミ層１８
ａは前段トランジスタ１１のエミッタ配線アルミ層１４
ａに接続されている。複数のＮ型エミッタ領域１９には
エミッタ配線アルミ層１９ａが後述する酸化層１５ａの
コンタクト穴１９ｄを介して配線され、エミッタボンデ
ィングパッド１９ｂ・１９ｃに接続されている。なお、
複数のエミッタ領域１９の面積の総和は、上述のエミッ
タ領域１４の面積より大きく形成されている。そして、
上述の半導体基板１５、前段トランジスタ１１の各領域
及び後段トランジスタ１６の各領域の上面には酸化層１
５ａが形成されている。この酸化層１５ａは、絶縁用の
ものであり、上述の各配線アルミ層・各ボンディングパ
ッドはこの酸化層１５ａの上に配置されている。
説明する。図１は、本発明の第１の実施例の平面図であ
る。図１において、前段トランジスタ１１の島状Ｎ型コ
レクタ領域１２には後述する酸化層１５ａのコンタクト
穴１２ｃを介してコレクタ配線アルミ層１２ａが配線さ
れ、コレクタボンディングパッド１２ｂに接続されてい
る。また、Ｐ型ベース領域１３の後述する環状Ｎ型エミ
ッタ領域１４でとりまかれた部分にはベース配線アルミ
層１３ａが後述する酸化層１５ａのコンタクト穴１３ｃ
を介して配線され、Ｐ型ベース領域１３中に形成された
環状Ｎ型エミッタ領域１４にはエミッタ配線アルミ層１
４ａが後述する酸化層１５ａのコンタクト穴１４ｃを介
して配線されている。なお１５はＰ型半導体基板であ
る。そして、後段トランジスタ１６の島状Ｎ型コレクタ
領域１７にはコレクタ配線アルミ層１７ａが後述する酸
化層１５ａのコンタクト穴１７ｃを介して配線されコレ
クタボンディングパッド１２ｂ・１７ｂに配線されてい
る。また、複数のＰ型ベース領域１８には、ベース配線
アルミ層１８ａが後述する酸化層１５ａのコンタクト穴
１８ｃを介して配線され、このベース配線アルミ層１８
ａは前段トランジスタ１１のエミッタ配線アルミ層１４
ａに接続されている。複数のＮ型エミッタ領域１９には
エミッタ配線アルミ層１９ａが後述する酸化層１５ａの
コンタクト穴１９ｄを介して配線され、エミッタボンデ
ィングパッド１９ｂ・１９ｃに接続されている。なお、
複数のエミッタ領域１９の面積の総和は、上述のエミッ
タ領域１４の面積より大きく形成されている。そして、
上述の半導体基板１５、前段トランジスタ１１の各領域
及び後段トランジスタ１６の各領域の上面には酸化層１
５ａが形成されている。この酸化層１５ａは、絶縁用の
ものであり、上述の各配線アルミ層・各ボンディングパ
ッドはこの酸化層１５ａの上に配置されている。
【０００８】このように、前段トランジスタ１１の島状
Ｎ型コレクタ領域１２と後段トランジスタ１６の島状Ｎ
型コレクタ領域１７がＰ型半導体基板１５中に分離して
形成されているので、従来例の前記共通コレクタ抵抗８
１が形成されない。したがって、図４に示すダーリント
ン接続回路のように、前段ＮＰＮトランジスタ４１のコ
レクタ抵抗４１ａと後段ＮＰＮトランジスタ４２のコレ
クタ抵抗４２ａが別個に形成されることになる。なお、
４３はコレクタ端子、４４はベース端子、４５はエミッ
タ端子である。このとき、ダーリントン接続回路のオン
時の出力電圧ＶON2 は ＶON2 ＝ＶBE2 ＋ＶCEsat1＋ＲC1ＩC1……（３） となる。ここで、ＶBE2 は後段トランジスタ４２のベー
ス・エミッタ間電圧、ＶCEsat1は前段トランジスタ４１
のオン時コレクタ・エミッタ飽和電圧、Ｒc1は前段トラ
ンジスタ４１のコレクタ抵抗、ＩC1は前段トランジスタ
４１のコレクタ電流である。したがって、ＲC1ＩC1が前
段トランジスタ４１のコレクタ抵抗による電圧降下とな
るが、ＩC1がＩC2（後段トランジスタのコレクタ電流）
に比して十分に小さいため、ＲC1ＩC1は前記（２）式の
ＲC （ＩC1＋ＩC2）より十分小さくなる。
Ｎ型コレクタ領域１２と後段トランジスタ１６の島状Ｎ
型コレクタ領域１７がＰ型半導体基板１５中に分離して
形成されているので、従来例の前記共通コレクタ抵抗８
１が形成されない。したがって、図４に示すダーリント
ン接続回路のように、前段ＮＰＮトランジスタ４１のコ
レクタ抵抗４１ａと後段ＮＰＮトランジスタ４２のコレ
クタ抵抗４２ａが別個に形成されることになる。なお、
４３はコレクタ端子、４４はベース端子、４５はエミッ
タ端子である。このとき、ダーリントン接続回路のオン
時の出力電圧ＶON2 は ＶON2 ＝ＶBE2 ＋ＶCEsat1＋ＲC1ＩC1……（３） となる。ここで、ＶBE2 は後段トランジスタ４２のベー
ス・エミッタ間電圧、ＶCEsat1は前段トランジスタ４１
のオン時コレクタ・エミッタ飽和電圧、Ｒc1は前段トラ
ンジスタ４１のコレクタ抵抗、ＩC1は前段トランジスタ
４１のコレクタ電流である。したがって、ＲC1ＩC1が前
段トランジスタ４１のコレクタ抵抗による電圧降下とな
るが、ＩC1がＩC2（後段トランジスタのコレクタ電流）
に比して十分に小さいため、ＲC1ＩC1は前記（２）式の
ＲC （ＩC1＋ＩC2）より十分小さくなる。
【０００９】ＩC1がＩC2に比べて十分小さい理由は次の
とおりである。なお、ここではＰ型半導体基板１５に流
れ出す電流、リーク電流等を無視して考える。前段トラ
ンジスタ４１のコレクタ電流ＩC1は、後段トランジスタ
４２のエミッタ接地電流増幅率をβとし、ＩB1・ＩE1を
それぞれ前段トランジスタ４１のベース電流・エミッタ
電流とし、ＩB2・ＩC2をそれぞれ後段トランジスタ４２
のベース電流・コレクタ電流、ＩC ＝ＩC1＋ＩC2とする
と、 Ｉc1＝ＩE1−ＩB1 ＝ＩB2−ＩB1 ＝ＩC2／β−ＩB1 ＝（ＩC −ＩC1）／β−ＩB1 したがって （１＋１／β）ＩC1＝ＩC ／β−ＩB1 ＩC1＝ＩC ／（β＋１）−｛β／（β＋１）｝ＩB1……（４） となって、ＩC1はＩC ／（β＋１）よりもさらに小さい
ことになる。例えば、β＝１００とすると（４）式より ＩC1＝ＩC ／１０１−（１００／１０１）ＩB1 となる。
とおりである。なお、ここではＰ型半導体基板１５に流
れ出す電流、リーク電流等を無視して考える。前段トラ
ンジスタ４１のコレクタ電流ＩC1は、後段トランジスタ
４２のエミッタ接地電流増幅率をβとし、ＩB1・ＩE1を
それぞれ前段トランジスタ４１のベース電流・エミッタ
電流とし、ＩB2・ＩC2をそれぞれ後段トランジスタ４２
のベース電流・コレクタ電流、ＩC ＝ＩC1＋ＩC2とする
と、 Ｉc1＝ＩE1−ＩB1 ＝ＩB2−ＩB1 ＝ＩC2／β−ＩB1 ＝（ＩC −ＩC1）／β−ＩB1 したがって （１＋１／β）ＩC1＝ＩC ／β−ＩB1 ＩC1＝ＩC ／（β＋１）−｛β／（β＋１）｝ＩB1……（４） となって、ＩC1はＩC ／（β＋１）よりもさらに小さい
ことになる。例えば、β＝１００とすると（４）式より ＩC1＝ＩC ／１０１−（１００／１０１）ＩB1 となる。
【００１０】次に、ＩC ＝１Ａ，β＝１００，ＩB1＝２
ｍＡとしてオン電圧を計算すると次のようになる。コレ
クタ共通形ではＲC ＝１００ｍΩとすると ＲC ＩC ＝１００ｍＶ となる。一方コレクタ分離形では、コレクタを分けると
個々のコレクタ抵抗ＲC1・ＲC2は共通コレクタ抵抗ＲC
よりは高くなると考えられるので、ＲC1＝１Ωとする
と、（４）式より ＩC1＝ＩC ／（β＋１）−｛β／（β＋１）｝ＩB1 ＝１０００／１０１−（１００／１０１）×２ ≒８（ｍＡ） したがって、ＲC1ＩC1≒８ｍＶとなる。それ故、（２）
式及び（４）式でＶBE2 及びＶCEsat1がそれぞれ等しい
とすると、コレクタ共通形に比べてコレクタ分離形はオ
ン電圧が９２ｍＶ低くなる。このように、コレクタ分離
形ダーリントン接続回路では、前段トランジスタ４１の
コレクタ抵抗４１ａ及び後段トランジスタ４２のコレク
タ抵抗４２ａが共通コレクタ抵抗８１に比べて数倍高く
なったとしても、前段トランジスタのコレクタ電流ＩC1
が共通コレクタ電流Ｉc に比べて十分に小さいため、オ
ン電圧が低く抑えられる。
ｍＡとしてオン電圧を計算すると次のようになる。コレ
クタ共通形ではＲC ＝１００ｍΩとすると ＲC ＩC ＝１００ｍＶ となる。一方コレクタ分離形では、コレクタを分けると
個々のコレクタ抵抗ＲC1・ＲC2は共通コレクタ抵抗ＲC
よりは高くなると考えられるので、ＲC1＝１Ωとする
と、（４）式より ＩC1＝ＩC ／（β＋１）−｛β／（β＋１）｝ＩB1 ＝１０００／１０１−（１００／１０１）×２ ≒８（ｍＡ） したがって、ＲC1ＩC1≒８ｍＶとなる。それ故、（２）
式及び（４）式でＶBE2 及びＶCEsat1がそれぞれ等しい
とすると、コレクタ共通形に比べてコレクタ分離形はオ
ン電圧が９２ｍＶ低くなる。このように、コレクタ分離
形ダーリントン接続回路では、前段トランジスタ４１の
コレクタ抵抗４１ａ及び後段トランジスタ４２のコレク
タ抵抗４２ａが共通コレクタ抵抗８１に比べて数倍高く
なったとしても、前段トランジスタのコレクタ電流ＩC1
が共通コレクタ電流Ｉc に比べて十分に小さいため、オ
ン電圧が低く抑えられる。
【００１１】さらに、前段トランジスタ１１のコレクタ
配線アルミ層１２ａの配線パターンと後段トランジスタ
１６のコレクタ配線アルミ層１７ａの配線パターンが独
立に設けられてコレクタボンディングパッド１２ｂ・１
７ｂに接続されている。そのため、前段コレクタ配線ア
ルミ層１２ａの抵抗と前段トランジスタ１１のコレクタ
電流とによる電圧降下に、後段トランジスタ１６のコレ
クタ電流が無関係となるので、前段トランジスタ１１の
コレクタ配線アルミ層１２ａの電圧降下を小さくするこ
とができる。その結果前記オン電圧をさらに効果的に小
さくすることができる。
配線アルミ層１２ａの配線パターンと後段トランジスタ
１６のコレクタ配線アルミ層１７ａの配線パターンが独
立に設けられてコレクタボンディングパッド１２ｂ・１
７ｂに接続されている。そのため、前段コレクタ配線ア
ルミ層１２ａの抵抗と前段トランジスタ１１のコレクタ
電流とによる電圧降下に、後段トランジスタ１６のコレ
クタ電流が無関係となるので、前段トランジスタ１１の
コレクタ配線アルミ層１２ａの電圧降下を小さくするこ
とができる。その結果前記オン電圧をさらに効果的に小
さくすることができる。
【００１２】図２は、本発明の第２の実施例の平面図を
示している。図２において、２５はＰ型半導体基板であ
り、酸化層２５ａは、上述の第１の実施例の酸化層１５
ａに相当するものである。前段トランジスタ２１の島状
のＮ型コレクタ領域２２にはコレクタ配線アルミ層２２
ａが酸化層２５ａのコンタクト穴２２ｃを介して配線さ
れ、Ｐ型ベース領域２３にはベース配線アルミ層２３ａ
が酸化層２５ａのコンタクト穴２３ｃを介して配線さ
れ、さらに、Ｎ型エミッタ領域２４にはエミッタ配線ア
ルミ層２４ａが酸化層２５ａのコンタクト穴２４ｃを介
して配線されている。次に、後段トランジスタ２６の島
状のＮ型コレクタ領域２７にはコレクタ配線アルミ層２
７ａが酸化層２５ａのコンタクト穴２７ｃを介して配線
され、コレクタボンディングパッド２７ｂに接続されて
いる。また、複数のＰ型ベース領域２８にはベース配線
アルミ層２８ａが酸化層２５ａのコンタクト穴２８ｃを
介して配線され、前記エミッタ配線アルミ層２４ａに接
続されている。複数のＮ型エミッタ領域２９にはエミッ
タ配線アルミ層２９ａが酸化層２５ａのコンタクト穴２
９ｃを介して配線され、エミッタボンディングパッド２
９ｂに接続されている。
示している。図２において、２５はＰ型半導体基板であ
り、酸化層２５ａは、上述の第１の実施例の酸化層１５
ａに相当するものである。前段トランジスタ２１の島状
のＮ型コレクタ領域２２にはコレクタ配線アルミ層２２
ａが酸化層２５ａのコンタクト穴２２ｃを介して配線さ
れ、Ｐ型ベース領域２３にはベース配線アルミ層２３ａ
が酸化層２５ａのコンタクト穴２３ｃを介して配線さ
れ、さらに、Ｎ型エミッタ領域２４にはエミッタ配線ア
ルミ層２４ａが酸化層２５ａのコンタクト穴２４ｃを介
して配線されている。次に、後段トランジスタ２６の島
状のＮ型コレクタ領域２７にはコレクタ配線アルミ層２
７ａが酸化層２５ａのコンタクト穴２７ｃを介して配線
され、コレクタボンディングパッド２７ｂに接続されて
いる。また、複数のＰ型ベース領域２８にはベース配線
アルミ層２８ａが酸化層２５ａのコンタクト穴２８ｃを
介して配線され、前記エミッタ配線アルミ層２４ａに接
続されている。複数のＮ型エミッタ領域２９にはエミッ
タ配線アルミ層２９ａが酸化層２５ａのコンタクト穴２
９ｃを介して配線され、エミッタボンディングパッド２
９ｂに接続されている。
【００１３】このように、図２に示す第２の実施例は、
前段と後段の島状コレクタ領域２２・２７を分離したこ
とに関しては図１に示す第１の実施例と共通するが、次
の点で異なる。即ち、図１に示す第１の実施例では、前
段トランジスタ１１のエミッタ配線アルミ層１４ａから
後段トランジスタ１６のベース配線アルミ層１８ａまで
の配線が長く、この部分で電圧降下が生ずる。したがっ
て、この分前記オン電圧が上昇する。一方図２で示す第
２の実施例では、前段トランジスタ２１のエミッタ配線
アルミ層２４ａから後段トランジスタ２６のベース配線
アルミ層２８ａまでの配線を短くして、この分前段トラ
ンジスタ２１のコレクタ配線アルミ層２２ａからコレク
タボンディングパッド２７ｂまでの配線が長くなってい
る。このとき ＩE1＝ＩC1＋ＩB1 であり、一般に ＩE1＞ＩC1 である。特に、前段トランジスタ２１の飽和が深く、ベ
ース電流が大きい時は、ＩE1がこの分だけＩC1より大き
くなる。このため、前段トランジスタ２１のコレクタ配
線アルミ層２２ａを延ばしてでも、前段トランジスタ２
１のエミッタ配線アルミ層２４ａと、後段トランジスタ
２６のベース配線アルミ層２８ａとの間の配線を短くし
た方が、アルミ配線による電圧降下が小さくなる。この
ため、図２に示す第２の実施例の方が、図１に示す第１
の実施例より若干前記オン電圧が低くなる。
前段と後段の島状コレクタ領域２２・２７を分離したこ
とに関しては図１に示す第１の実施例と共通するが、次
の点で異なる。即ち、図１に示す第１の実施例では、前
段トランジスタ１１のエミッタ配線アルミ層１４ａから
後段トランジスタ１６のベース配線アルミ層１８ａまで
の配線が長く、この部分で電圧降下が生ずる。したがっ
て、この分前記オン電圧が上昇する。一方図２で示す第
２の実施例では、前段トランジスタ２１のエミッタ配線
アルミ層２４ａから後段トランジスタ２６のベース配線
アルミ層２８ａまでの配線を短くして、この分前段トラ
ンジスタ２１のコレクタ配線アルミ層２２ａからコレク
タボンディングパッド２７ｂまでの配線が長くなってい
る。このとき ＩE1＝ＩC1＋ＩB1 であり、一般に ＩE1＞ＩC1 である。特に、前段トランジスタ２１の飽和が深く、ベ
ース電流が大きい時は、ＩE1がこの分だけＩC1より大き
くなる。このため、前段トランジスタ２１のコレクタ配
線アルミ層２２ａを延ばしてでも、前段トランジスタ２
１のエミッタ配線アルミ層２４ａと、後段トランジスタ
２６のベース配線アルミ層２８ａとの間の配線を短くし
た方が、アルミ配線による電圧降下が小さくなる。この
ため、図２に示す第２の実施例の方が、図１に示す第１
の実施例より若干前記オン電圧が低くなる。
【００１４】図３は、本発明の第３の実施例の平面図で
ある。第３の実施例は、前記第２の実施例と前段・後段
トランジスタ３１・３６のコレクタ領域３２・３７、ベ
ース領域３３・３８、エミッタ領域３４・３９、半導体
基板３５、酸化層３５ａ及び酸化層３５ａの各コンタク
ト穴３２ｃ・３３ｃ・３４ｃ・３７ｃ・３８ｃ・３９ｃ
については同じである。さらに前段トランジスタ３１の
コレクタ配線アルミ層３２ａ、ベース配線アルミ層３３
ａ及びエミッタ配線アルミ層３４ａ並びに後段トランジ
スタ３６のベース配線アルミ層３８ａ、エミッタ配線ア
ルミ層３９ａ及びエミッタボンディングパッド３９ｂは
前記第２の実施例と同じである。しかし、前段トランジ
スタ３１のコレクタ配線アルミ層３２ａが接続されるコ
レクタボンディングパッド３２ｂと後段トランジスタ３
６のコレクタ配線アルミ層３７ａが接続されるコレクタ
ボンディングパッド３７ｂは別個独立に設けられ、リー
ドフレーム３５ｂから別個のボンディングワイヤ３５ｄ
・３５ｅで接続されている。また、エミッタボンディン
グパッド３９ｂはリードフレーム３５ｃとボンディング
ワイヤ３５ｆで接続されている。このようにすることに
より、ボンディングワイヤ３５ｄでの電圧降下に関し
て、後段トランジスタ３６のコレクタ電流が無関係にな
るので、前記オン時の出力電圧を一層低くすることがで
きる。
ある。第３の実施例は、前記第２の実施例と前段・後段
トランジスタ３１・３６のコレクタ領域３２・３７、ベ
ース領域３３・３８、エミッタ領域３４・３９、半導体
基板３５、酸化層３５ａ及び酸化層３５ａの各コンタク
ト穴３２ｃ・３３ｃ・３４ｃ・３７ｃ・３８ｃ・３９ｃ
については同じである。さらに前段トランジスタ３１の
コレクタ配線アルミ層３２ａ、ベース配線アルミ層３３
ａ及びエミッタ配線アルミ層３４ａ並びに後段トランジ
スタ３６のベース配線アルミ層３８ａ、エミッタ配線ア
ルミ層３９ａ及びエミッタボンディングパッド３９ｂは
前記第２の実施例と同じである。しかし、前段トランジ
スタ３１のコレクタ配線アルミ層３２ａが接続されるコ
レクタボンディングパッド３２ｂと後段トランジスタ３
６のコレクタ配線アルミ層３７ａが接続されるコレクタ
ボンディングパッド３７ｂは別個独立に設けられ、リー
ドフレーム３５ｂから別個のボンディングワイヤ３５ｄ
・３５ｅで接続されている。また、エミッタボンディン
グパッド３９ｂはリードフレーム３５ｃとボンディング
ワイヤ３５ｆで接続されている。このようにすることに
より、ボンディングワイヤ３５ｄでの電圧降下に関し
て、後段トランジスタ３６のコレクタ電流が無関係にな
るので、前記オン時の出力電圧を一層低くすることがで
きる。
【００１５】
【発明の効果】以上詳細に説明したように、本発明のダ
ーリントン接続集積回路では、オン時の出力電圧を低く
することができるので、電力損失（コレクタ損失）が小
さくなり、そのため発熱を小さくすることができ、放熱
板を小さくできる。また、電力損失を一定とすれば最大
出力電流を大きくできる。さらに負荷を効率的に駆動で
きることになる。
ーリントン接続集積回路では、オン時の出力電圧を低く
することができるので、電力損失（コレクタ損失）が小
さくなり、そのため発熱を小さくすることができ、放熱
板を小さくできる。また、電力損失を一定とすれば最大
出力電流を大きくできる。さらに負荷を効率的に駆動で
きることになる。
【図１】本発明の第１の実施例を示す平面図である。
【図２】本発明の第２の実施例を示す平面図である。
【図３】本発明の第３の実施例を示す平面図である。
【図４】本発明の実施例の等価回路図である。
【図５】従来例のダーリントン接続回路図である。
【図６】従来例を示す平面図である。
【図７】従来例を示す平面図である。
【図８】従来例の等価回路図である。
１１，２１，３１ 前段トランジスタ １２，２２，３２ 前段トランジスタのコレクタ領域 １２ａ，２２ａ，３２ａ 前段トランジスタのコレクタ
配線アルミ層 １４，２４，３４ 前段トランジスタのエミッタ領域 １６，２６，３６ 後段トランジスタ １７，２７，３７ 後段トランジスタのコレクタ領域 １７ａ，２７ａ，３７ａ 後段トランジスタのコレクタ
配線アルミ層 １９，２９，３９ 後段トランジスタのエミッタ領域 １２ｂ，１７ｂ，２７ｂ，３２ｂ，３７ｂ コレクタボ
ンディングパッド
配線アルミ層 １４，２４，３４ 前段トランジスタのエミッタ領域 １６，２６，３６ 後段トランジスタ １７，２７，３７ 後段トランジスタのコレクタ領域 １７ａ，２７ａ，３７ａ 後段トランジスタのコレクタ
配線アルミ層 １９，２９，３９ 後段トランジスタのエミッタ領域 １２ｂ，１７ｂ，２７ｂ，３２ｂ，３７ｂ コレクタボ
ンディングパッド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−94974（ＪＰ，Ａ) 特開 昭56−29360（ＪＰ，Ａ) 特開 昭55−111160（ＪＰ，Ａ) 特開 昭52−94779（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/082
Claims (1)
- 【請求項１】 エミッタ面積が異なる大小２つのトラン
ジスタのうち、エミッタ面積が小さいものを前段トラン
ジスタとし、エミッタ面積が大きいものを後段トランジ
スタとして２つのトランジスタをダーリントン接続した
ダーリントン接続集積回路において、前記各トランジス
タのコレクタ領域を分離させるとともに、前記各コレク
タ領域の電極から集積回路のパッドまでの配線パターン
を独立して設けたことを特徴とするダーリントン接続集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04108555A JP3144042B2 (ja) | 1992-03-31 | 1992-03-31 | ダーリントン接続集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04108555A JP3144042B2 (ja) | 1992-03-31 | 1992-03-31 | ダーリントン接続集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283625A JPH05283625A (ja) | 1993-10-29 |
| JP3144042B2 true JP3144042B2 (ja) | 2001-03-07 |
Family
ID=14487802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04108555A Expired - Fee Related JP3144042B2 (ja) | 1992-03-31 | 1992-03-31 | ダーリントン接続集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3144042B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012533889A (ja) * | 2009-07-15 | 2012-12-27 | クリー インコーポレイテッド | 高利得ワイドバンドギャップ・ダーリントン・トランジスタ及び関連する製造方法 |
-
1992
- 1992-03-31 JP JP04108555A patent/JP3144042B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012533889A (ja) * | 2009-07-15 | 2012-12-27 | クリー インコーポレイテッド | 高利得ワイドバンドギャップ・ダーリントン・トランジスタ及び関連する製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05283625A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63172454A (ja) | 半導体集積回路 | |
| JP3302275B2 (ja) | 半導体デバイス | |
| JP3144042B2 (ja) | ダーリントン接続集積回路 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JPH0712045B2 (ja) | 電流検出素子 | |
| US4945396A (en) | Semiconductor device having Darlington transistors | |
| JPH0955471A (ja) | サージ保護回路 | |
| US4470061A (en) | Integrated injection logic | |
| JP3158534B2 (ja) | 半導体集積回路 | |
| JP2510972B2 (ja) | 双方向サイリスタ | |
| JPS5928058B2 (ja) | 集積論理回路 | |
| JPH02260641A (ja) | 半導体集積回路 | |
| JPH0787240B2 (ja) | 半導体集積回路 | |
| JP2929292B2 (ja) | 半導体装置 | |
| JP3048790B2 (ja) | 半導体集積回路装置 | |
| JPH0691193B2 (ja) | 半導体装置 | |
| JP2712448B2 (ja) | 半導体装置 | |
| JP3336853B2 (ja) | Ｉｉｌ素子の評価方法 | |
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| JP3038896B2 (ja) | 半導体装置 | |
| JPH0357314A (ja) | 半導体装置 | |
| JP2878765B2 (ja) | 半導体装置 | |
| JPS5833707Y2 (ja) | トランジスタ回路装置 | |
| JPH03116867A (ja) | 半導体集積回路装置 | |
| JP3131694B2 (ja) | パワートランジスタデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |