JPH0329360A - セルフバイアス抵抗を有する電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はモノリシック集積回路基板に形成され、電界効
果トランジスタ（ＦＥＴ）のソース電極にトランジスタ
作動用のセルフバイアス回路が接続されたセルフバイア
ス抵抗を有する電界効果トランジスタに関する。

［従来の技術］ 第３図は従来のセルフバイアス抵抗を有する電界効果ト
ランジスタを示す平面図である。

モノリシック集積回路基板表面には電界効果トランジス
タのソース及びドレインが形成されており、夫々基板上
に形成されたソース電極３及びドレイン電極２に接続さ
れている。このドレイン電極２はドレイン引出し電極２
ａに接続されており、ソース電極３はスルーホールコン
タクト９ａ（ゲートメタル）を介してソース引出し線路
３ａ（ゲートメタル）と接続されている。また、ソース
とドレインとの間の基板上にはゲート電極１が配置され
ており、このゲート電極ｌはゲート引出し電極１ａに接
続されている。

電界効果トランジスタのソース引出し線路３ａは基板表
面における電界効果トランジスタの形成領域の側方に形
成された窒化膜７の形成領域まで延出していて、セルフ
バイアスキャパシタの一方の電極７ａ（下層）に接続さ
れている。このセルフバイアスキャパシタは窒化膜７と
、この窒化膜７を挾むようにし−て層形成された２個の
電極７ａ，７ｂとにより構成されている。そして、この
セルフバイアスキャパシタの他方の電極７ｂ（上層）は
基板上に形成されていて、同時に基板上に形成されたグ
ランド配線４に接続されている。

マタ、セルフバイアスキャパシタの側方の基板表面には
セルフバイアス抵抗層６が形成されており、セルフバイ
アスキャパシタの一方の電極７ａ（下層）はオーミック
コンタクト８を介してセルフバイアス抵抗層６の一方の
電極とも接続されている。そして、このセルフバイアス
抵抗層６の他方の電極はオーミックコンタクト１０を介
してグランド配線４と接続されている。

このように、従来のセルフバイアス抵抗を有する電界効
果トランジスタにおいては、トランジスタと同一の基板
にセルフバイアス抵抗とセルフバイアスキャパシタとが
トランジスタとは別の領域に形成されている。

［発明が解決しようとする課題］ しかしながら、従来のセルフバイアス抵抗を有する電界
効果トランジスタは、第３図に示すように、セルフバイ
アス抵抗層６が、電界効果トランジスタ形成領域とは別
の領域に形成されている。

このため、モノリシック集積回路のチップ面積が大きく
なるという欠点があり、これがモノリシック集積回路の
高集積化を阻止する要因になっている。

本発明はかかる問題点に鑑みてなされたものであって、
モノリシック集積回路の高集積化が可能なセルフバイア
ス抵抗を有する電界効果トランジスタを提供することを
目的とする。

［課題を解決するための手段コ 本発明に係るセルフバイアス抵抗を有する電界効果トラ
ンジスタは、モノリシック集積回路基板に形成されたセ
ルフバイアス抵抗を有する電界効果トランジスタにおい
て、そのソース引出し線路の下方に前記セルフバイアス
抵抗が配置されていることを特徴とする。

［作用］ 本発明においては、セルフバイアス抵抗が電界効果トラ
ンジスタのソース引出し線路の下方に配置されている。

これにより、セルフバイアス抵抗を、従来のように電界
効果トランジスタ形成領域と別に配置する必要がなく、
平面視でセルフバイアス回路の形成領域を従来に比して
小さくできる。

［実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は本発明の実施例に係る電界効果トランジスタを
示す平面図、第２図は第１図の■−■線による断面図で
ある。

本実施例が従来と異なる点はセルフバイアス抵抗層の配
置が異なることにあり、その他の構造は基本的には従来
と同様であるので、第１図及び第２図において第３図と
同一物には同一符号を付してその詳しい説明は省略する
。

基板５は上層５ａ及び下層５ｂの２層構造を有し、基板
５の上層５ａ部分には電界効果トランジスタが形成され
ている。電界効果トランジスタのソース電極３は、従来
と同様に、基板５の表面に形成されており、基板Ｓ内に
埋め込まれたソース引出し線路３ａとスルーホールコン
タクト９ａを介して接続されている。

セルフバイアスキャパシタの窒化膜７は電界効果トラン
ジスタの形成領域の側方の基板表面に形成されている。

そして、この窒化膜７は基板５内に埋め込まれた電極７
ａと基板５の表面上に形成された電極７ａと基板５の表
面上に形成された電極７ｂとにより挾まれており、これ
によりキャパシタが構成されている。下層電極７ａはソ
ース弓出し路線３ａに接続され、上層電極７ｂはグラン
ト配線４に接続されている。

基板５の下層５ｂ部分の表面、即ち下層５ｂと上層５ａ
との境界には、そのトランジスタ形成領域とセルフバイ
アスキャパシタ形成領域との中間にセルフバイアス抵抗
層６ａが形成されている。

従って、このセルフバイアス抵抗層６ａはソース引出し
線路３ａの下方に配置されている。このセルフバイアス
抵抗ｆｆ８ａはオーミックコンタクト８ａによりソース
電極３と接続されており、また、オーミックコンタクト
１０ａによりグランド配線４とも接続されている。

本実施桝に係るセルフバイアス抵抗を有する電界効果ト
ランジスタは、上述の如く、セルフバイアス抵抗層６ａ
がソース引出し線路３ａの下方の基板５内に配置されて
いるため、セルフバイアス回路の形成領域が、従来のセ
ルフバイアスキャパシタ形成領域と同一で足り、平面視
で従来のセルフバイアス抵抗層の形成領域が不要になる
。

［発明の効果コ 以上説明したように本発明によれば、セルフバイアス抵
抗が電界効果トランジスタのソース引出し線路の下方に
配置されているから、セルフバイアスキャパシタとセル
フバイアス抵抗とで構成されるセルフバイアス回路の形
成面積を極めて小さくすることができる。このため、本
発明はモノリシック集積回路の集積度を著しく向上させ
ることができる。

【図面の簡単な説明】

第１図は本発明の実施例に係るセルフバイアス抵抗を有
する電界効果トランジスタを示す平面図、第２図は第１
図の■一■線による断面図、第３図は従来のセルフバイ
アス抵抗を有する電界効果トランジスタを示す平面図で
ある。 １；ゲート電極、１ａ；ゲート引出し線路、２；ドレイ
ン電極、２ａ；ドレイン引出し線路、３；ソース電極、
３ａ；ソース引出し線路、４；グランド配線、５　；基
板、６，６ａ；セルフバイアス抵抗層、７；窒化膜、７
ａ＋　７ｂ；電極、８，８　ａ　＊　　１　０　＋　　
１　０　ａ　；オーミックコンタクト、９ａｔ９ｂ；ス
ルーホーノレコンタクト

Claims (1)

【特許請求の範囲】
1. （１）モノリシック集積回路基板に形成されたセルフバ
   イアス抵抗を有する電界効果トランジスタにおいて、そ
   のソース引出し線路の下方に前記セルフバイアス抵抗が
   配置されていることを特徴とするセルフバイアス抵抗を
   有する電界効果トランジスタ。