JPS61114559A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61114559A JPS61114559A JP23621584A JP23621584A JPS61114559A JP S61114559 A JPS61114559 A JP S61114559A JP 23621584 A JP23621584 A JP 23621584A JP 23621584 A JP23621584 A JP 23621584A JP S61114559 A JPS61114559 A JP S61114559A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- aluminum
- interlayer connection
- connection hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229920001721 polyimide Polymers 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 abstract description 17
- 239000010410 layer Substances 0.000 abstract description 11
- 150000004767 nitrides Chemical class 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、半導体装置に関わり、特に、層間接続孔の外
抜きを可能にした多層配線構造をもつ半導体装置に関す
るものである。
抜きを可能にした多層配線構造をもつ半導体装置に関す
るものである。
（従来技術）
従来、多層配線構造をもつ半導体装置は、層間接続孔が
、下層配線に対して外抜きにならない様層間接続孔の開
孔される下層配ｌｌ１１部分において、目合せ余裕を考
慮し、配線を太くしていた。この 。
、下層配線に対して外抜きにならない様層間接続孔の開
孔される下層配ｌｌ１１部分において、目合せ余裕を考
慮し、配線を太くしていた。この 。
ことは、層間接続孔の設置された部分では、設置されな
い部分に比べて配線ピッチが大きくなることを意味し、
半導体集積回路装置の高集積化に対する主な阻害要因で
あった。
い部分に比べて配線ピッチが大きくなることを意味し、
半導体集積回路装置の高集積化に対する主な阻害要因で
あった。
（発明の目的）
本発明の目的は、層間接続孔の外抜きを可能にした多層
配線構造をもつ半導体装置を提供することにある。
配線構造をもつ半導体装置を提供することにある。
（発明の構成）
本発明の半導体装置は、半導体基板の−生表面上に形成
された第１の絶縁膜上の第１の配線と、第１の配線の側
面に接し、上面が第１の配線上面とほぼ同一平面を成す
第２の絶縁膜と、第１の配線及び第２の絶縁膜上に形成
され、被エツチング特注が第２の絶縁膜と異なる第３の
絶縁膜と、第１の配線上の特定箇所に形成された層間接
続孔と、第３の絶縁膜上に形成され層間接続孔を介して
第１の配線と接続される第２の配線とを有して構成され
る。
された第１の絶縁膜上の第１の配線と、第１の配線の側
面に接し、上面が第１の配線上面とほぼ同一平面を成す
第２の絶縁膜と、第１の配線及び第２の絶縁膜上に形成
され、被エツチング特注が第２の絶縁膜と異なる第３の
絶縁膜と、第１の配線上の特定箇所に形成された層間接
続孔と、第３の絶縁膜上に形成され層間接続孔を介して
第１の配線と接続される第２の配線とを有して構成され
る。
（実施例）
本発明を実施例により説明する。
第１図（ａ）ないし第１図（ｆ）は、本発明の一実施例
を説明するための工程断面図である。
を説明するための工程断面図である。
最初、第１図（ａ）の如く、半導体基板１の一主表面上
に形成された酸化膜２上に、膜厚０．５μ程度のアルミ
ニウムを被着し、バタン化して第１のアルミ配線層３を
形成する。次に、第１図ｔｂ）の如く、膜厚１．０μ程
度のプラズマ窒化膜４を被着し、更にホトレジスト５を
塗布・ベークして表面を平担化する。続いてＣＨ４＋０
．系のガスを用い、ホトレジスト５とプラズマ窒化膜４
のエツチングレート比が１となる様な条件で、第１図（
Ｃ）の如く、第１のアルミ配線層３の上面が露出するま
で、ホトレジスト５とプラズマ窒化膜４をエツチングす
る。
に形成された酸化膜２上に、膜厚０．５μ程度のアルミ
ニウムを被着し、バタン化して第１のアルミ配線層３を
形成する。次に、第１図ｔｂ）の如く、膜厚１．０μ程
度のプラズマ窒化膜４を被着し、更にホトレジスト５を
塗布・ベークして表面を平担化する。続いてＣＨ４＋０
．系のガスを用い、ホトレジスト５とプラズマ窒化膜４
のエツチングレート比が１となる様な条件で、第１図（
Ｃ）の如く、第１のアルミ配線層３の上面が露出するま
で、ホトレジスト５とプラズマ窒化膜４をエツチングす
る。
次に第１図ｔｄＪの如く、膜厚１．０μｍ程度のポリイ
ミド膜６を形成する。続いて、ポリイミド膜６をスピン
・オン・グラス等の保護膜として０２プラズマでエツチ
ングする事により、第１図（ｅ）の如く層間接続孔７を
形成する。ここにおいて、層間接続孔７が第１のアルミ
配線層３から食み出していても、０．プラズマにより、
プラズマ窒化膜４はエツチングされないので、第１のア
ルミ配線層の側部に異常な窪みが生じる事はない。最後
に、第１のアルミ配線層の表面のアルミナ膜を除去後、
第１図（ｆ）の如く、膜厚１．０μｍ程度のアルミニュ
ームを被着パタン化し、第２のアルミ配線層８を形成す
る。この時、第１アルミ配線３から食み出した層間接続
孔部分においても、アルミニュウムの被着状態は良好で
ある。
ミド膜６を形成する。続いて、ポリイミド膜６をスピン
・オン・グラス等の保護膜として０２プラズマでエツチ
ングする事により、第１図（ｅ）の如く層間接続孔７を
形成する。ここにおいて、層間接続孔７が第１のアルミ
配線層３から食み出していても、０．プラズマにより、
プラズマ窒化膜４はエツチングされないので、第１のア
ルミ配線層の側部に異常な窪みが生じる事はない。最後
に、第１のアルミ配線層の表面のアルミナ膜を除去後、
第１図（ｆ）の如く、膜厚１．０μｍ程度のアルミニュ
ームを被着パタン化し、第２のアルミ配線層８を形成す
る。この時、第１アルミ配線３から食み出した層間接続
孔部分においても、アルミニュウムの被着状態は良好で
ある。
（発明のまとめ）
以上の様に本発明によれば、下層配線に対して目合せ余
裕を考慮する事なく、外抜きも可能な層間接続孔が形成
できるため配線ピッチが小さくなり、その結果、高集積
化に適した半導体集積回路装置が提供される。
裕を考慮する事なく、外抜きも可能な層間接続孔が形成
できるため配線ピッチが小さくなり、その結果、高集積
化に適した半導体集積回路装置が提供される。
第１図（ａ）ないし第１図（ｆ）は本発明の一実施例を
説明するための工程断面図である。 １・・−・・・半導体基板、２・・・・・・酸化膜、３
・・パ・・・第１アルミ配線、４・・・・・・プラズマ
窒化膜、５・・・・・−ホトレジスト、６・・・・・・
ポリイミド膜、７・・・・・・層間接続孔、８・・・・
・・第２アルミ配線。 墾１図（ｄ） 第１図（ｄ）マ
説明するための工程断面図である。 １・・−・・・半導体基板、２・・・・・・酸化膜、３
・・パ・・・第１アルミ配線、４・・・・・・プラズマ
窒化膜、５・・・・・−ホトレジスト、６・・・・・・
ポリイミド膜、７・・・・・・層間接続孔、８・・・・
・・第２アルミ配線。 墾１図（ｄ） 第１図（ｄ）マ
Claims (2)
- （１）半導体基板の一主表面上に形成された第１の絶縁
膜上に、第１の配線を有し、該第１の配線の側面に接し
、上面が該第１の配線の上面とほぼ同一平面を成す第２
の絶縁膜を有し、該第１の配線及び該第２の絶縁膜上に
、該第２の絶縁膜と被エッチング特性の異なる第３の絶
縁膜を有し、該第１の配線上の特定箇所に層間接続孔を
有し、該第３の絶縁膜上に、該層間接続孔を介して該第
１の配線と接続される第２の配線を有することを特徴と
する半導体装置。 - （２）第３絶縁膜が、ポリイミド膜であることを特徴と
する特許請求の範囲第（１）項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23621584A JPS61114559A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23621584A JPS61114559A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61114559A true JPS61114559A (ja) | 1986-06-02 |
Family
ID=16997482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23621584A Pending JPS61114559A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61114559A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164341A (ja) * | 1986-12-26 | 1988-07-07 | Nec Corp | 半導体集積回路装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53145487A (en) * | 1977-05-24 | 1978-12-18 | Fujitsu Ltd | Production of semiconductor device |
-
1984
- 1984-11-09 JP JP23621584A patent/JPS61114559A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53145487A (en) * | 1977-05-24 | 1978-12-18 | Fujitsu Ltd | Production of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164341A (ja) * | 1986-12-26 | 1988-07-07 | Nec Corp | 半導体集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61114559A (ja) | 半導体装置 | |
| JPH04290249A (ja) | 半導体装置の製造方法 | |
| JPS6360539B2 (ja) | ||
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JP2819640B2 (ja) | 半導体装置 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH0612789B2 (ja) | 半導体装置 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| JP2734675B2 (ja) | 半導体装置の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPH02105554A (ja) | 半導体装置の製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH0521608A (ja) | 半導体装置の製造方法 | |
| JPH01231354A (ja) | 半導体装置の接続孔形成方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH03293728A (ja) | 半導体装置 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH0529481A (ja) | 半導体装置 |