JPH03293841A - 入力デジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力デジタル信号処理装置に関し、さらに詳
しくはプログラマブルコントローラ等ニ入力するデジタ
ル信号に含まれるノイズを除去する入力デジタル信号処
理装置に関するものである。

〔従来の技術〕

プログラマブルコントローラ叫に入力するデジタル信号
には、入力機器の接点のチャタリングやバウンスに起因
するノイズあるいは外部配線に誘起されるノイズが含す
れている。従ってこれらのノイズを除去するために、従
来のプログラマブルコントローラ等のｗ１子機器はその
入力回路としてフィルタ装置を備えている。

第１０図は従来のアナログ式のフィルタ装置の構成を示
す回路図であり、１１は外部入力機器の電源、丘は信号
入力用のスイッチ、１３は電流制限用の抵抗、１４はフ
ォトカブラである。抵抗１５とコンデンサ１６はフィル
タ回路を構成するものであり、信号に含まれるノイズの
状態によってそのノイズが除去できるような時定数とな
るように各々の値が足められている。

しかしながら、このようなアナログ式のフィルタ装置に
は以下のような問題点があった。

■入力機器の特性やノイズの状態に応じてその都度各種
の時定数が必要とされるが、本方法ではフィルタ回路を
構成する部品の値により時定数を設定するため、必要と
されるＦＲｆ足数が変わるたびにそれに適した値の部品
に変更しなくてはならない。即ち電子機器メーカーとし
ては、／・−ドウエアの標準化が図れないという問題点
があった。

■−万、電子機器のユーザ側においても、その電子機器
の使用状況に応じて、フィルタ回路の時定数を各種必要
としており、フィルタ時定数の異なる電子機器を適宜購
入しなければならす。

手配上の標準化が図れないという間組点があった。

ＯＴナログ回路の時定数は、抵抗とコンデンサとの値に
よって定められるため、安価に高ｍｉｔ時足数を得るこ
とが難かしい。従って、高精良の時定数を得るためには
、精茨の高い抵抗やコンデンサを使用することが必要と
なり、その結果製品の価格が高価になってしまうという
問題点かあった。

丈た、以上のようなアナログ回路の時定数を用いてノイ
ズの除去を図るのではなく、を子機器本体のマイクロプ
ロセッサ（以下、ＣＰＵとする）がそのソフトウェアに
従って、入力信号をサンプリングして入力信号のオン／
オフを判定するようにすることによってノイズの影響を
防止する従来例もある。

このようなＣＰＵによって入力信号のオン／オフを判定
する方式のものにあっては、そのソフトウェアを変更す
ることによって、前述したアナログ回路の時定数に相当
する機能を変化させることができる。しかしながら、こ
のような方式の従来例にあっては以下のような問題点が
あった。

■マイクロプロセッサ（ＣＰＵ）がソフトウェアに従っ
て入力信号のサンプリングをしそのサンプリングデータ
を２夏読み、３夏読みした後にデータの一致の判定をし
たり多数決を行なったりして入力信号のオン／オフを判
定するため、ソフトウェアの量が増別してＣＰＵの処理
件数が増える。特に入力点数が増えると、ＣＰＵは入力
フィルタ処理に忙殺されて本来の電子機器内での処理能
力が落ちてしまう虞れがある。

■木刀式では、入力信号をサンプリングするという離散
的な方式に起因してアナログ方式では生じない以下のよ
うな固有の問題が住じる。すなわち、入力信号に混入す
るノイズ成分のくり返し周期がサンプリングの同期と近
接した場合。

誤判定（誤入力）が住じる虞れがある。これは。

デジタル処理の持つ基本的な問題であり、アナログ処理
方式ではこのような問題は発生しない。

これを避けるためにはサンプリングの周期を速くすれば
よいが（サンプリング周期＝０がアナログ処理に相半す
るう、機器本体のＣＰＵのソフトウェアによるサンプリ
ングには限界があり。

例えば入力点数が１６点の場合サンプリング周期を数１
００ＰＳ程度とすることが通常達成できる限界であり、
この程度では工業用途で発生する）以上説明したように
、ノイズを除去するための電子機器の入力装置にあって
は、促来、ノイズの状態に応じて適切な時定数を設定し
ようとする場合、装置の健キ化が図れなかったり、電子
機器本体のＣＰＵに過大な負担をかけてしまうという問
題点があった。

本発明の目的は、装置構成の標準化が図れるとともに、
高精度な時定数の設定が容易にでき、しかも電子機器本
体のＣＰＵに負担をかけずに入力信号に混入するノイズ
影響を除去することができる以上の目的を達成するため
に、本発明は入力するデジタル信号を所定間隔でサンプ
リングするサンプリング手段と、当該サンプリングされ
た前記デジタル信号のサンプルの値ｆｅ締別して、現在
出力している前記デジタル信号の値とは異なる値の前記
サンプルの個数を計数する計数手段と、該計数手段の出
力とあらかじめ定められた値とを比較する比較手段と、
該比較手段の比較結果に従って前記デジタル信号の値を
判定して出力する判定結果出力手段とを具えたことを特
徴とするものである。

〔作用〕

以上のように構成された本発明においては、サンプリン
グ手段が所定間隔で入力信号をサンプリングし、そのサ
ンプリングデータの値がそれ以前の入力信号の値と異な
る場合には計数手段がそのサンプリングデータの個数を
計数する。そして、その個数とあらかじめ足められた値
とを比較手段が比較して、刊足結果田力手段がその結果
に基づいて入力信号の値を決定して電子機器本体に出力
する。

〔冥施例〕

第１図は本発明の一実施例の構成を示すブロック図であ
り、マルチプレクサ（ＭＰＸ）１は入力するＮｂ＋ｔの
信号の内からプログラムカウンタ４の出力に従って１　
ｂｉｔの信号を順次選び、その信号をクロック制御部３
から出力される高速のサンプリングクロックに促ってサ
ンプリングする。そして、このようにしてサンプリング
されたデータは、算術論理演算部（ＡＬＵ）５に出力さ
れる。

６はワークメモｌ（ＲＡＭ）であり、入力信号の各ビッ
トに対応したオフ時定数設定メモリ６−１゜オフ時定数
設定メモリ６−２．入力カウンタ現在値メモＩＪ　６−
３　、フィルタ出力結果メモリ６−４をＮｂｌｔ分具え
ている。そして、出力レジスタ２は、以下に説明する処
理をした結果のＮ　ｂｉｔの信号を電子機器本体に対し
て出力する。ここで、フィルタ出力結果メモリ６−４は
出力レジスタ２の出力状態を保存しておくためのメモリ
である。また、オン時定数設定メモリ６−１やオフ時定
数設定メモリ６−２内に設定される入力カウント設定値
（時定数設定値）は、外部バスインターフェイス部を設
けて使用者が入力装置から適宜設定するようにしてもよ
く、外部設定ビンを用いて設定するようにしてもよい。

以上のように構成された本笑施例の動作をＡＬＵ５にお
ける処理を中心に説明する。

先ず、使用者はオン時定数設定メモリ６−１およびオフ
時定数設定メそり６−２のそれぞれに。

入力信号の値を判定する基準となる入力カウント設定値
（時定数設定値）をＮｂ口仕分入力ておく。

１１Ｘ２図はＡＬＵ５が処理すべき手順の一例を示すフ
ローチャートであり、ＡＬＵ５はＮｂ口の入力信号の各
ビットをサンプリングする毎にこの手順に従って処理を
行なう。そして、あらかじめ定められた時間内で１　ｂ
ｔｔの処理を行ない、その時間の経過後天の１ｂ＋ｔの
処理をするようにしてこの処理を第３図に示すようにＮ
回繰り返えす。促って。

この繰り返し周期が特定の１　ｂｒｔの信号に対するサ
ンプリング周期になる。

第２図において先ず、ステップＳ１でＭＰＸＩから出力
されるサンプリングデータを入力し、ステ、ブＳ２で出
力レジスタ２から現在出力されているフィルタ出力をフ
ィルタ出力結果メモリ６−４から読み込む。

ステ、ブＳ３では、サンプリングデータの値とフィルタ
出力の値の状態により、以下のどの処理をするかを決定
する。

（１１フイルタ出力がオフ（１０“）、サンプリングデ
ータがオフ（”０’　）の場合 ステップＳ４に進んで入力カウンタ現在値メモリ６−３
内の入力カウンタ現在値を２０１　にリセットする。

（２１フイルタ出力がオフ（”０１）、サンプリングデ
ータがオン（＠ｔｌ　）の場合 ステップＳ５に進んで、入力カウンタ現在値メモリ６−
３内の入力カウンタ現在値とオン時定数設定メモリ６−
１内のオン時定設定値とを比較して、まだオン時定数設
定値に達していなければステップＳ６に進み入力カウン
タ現在値をインクリメントしてその値を入力カウンタ現
在値メモリ６−３内に格納する。才た、ステップＳ５で
オン時定数設定値に達していたならば、ステップＳ７に
進み出力レジスタ２およびフィルタ出力結果メモリ６−
４内の値をｗｌｔにセットし。

入力カウンタ現在値を１０１にリセットする。

１３＋フイルタ出力がオン（’１’）、サンプリングデ
ータがオフ（Ｉｏｌ　）の場合 ステップＳ８に進んで、入力カウンタ現在値メモリ６−
３内の入力カウンタ現在値とオフ時定数設定メモリ６−
２内のオフ時定数設定値とを比較して、丈だオフ時定数
設定値に達していなければ、ステ、ブＳ６に進み入力カ
ウンタ現在値をインクリメントして、その値を入力カウ
ンタ現在値として入力カウンタ現在値メモリ６−３に格
納する。また、ステ、ブＳ８でオフ時定数設定値に達し
ていたならば、ステップＳ９に進み出力レジスタ２およ
びフィルタ出力結果メモリ６−４内の値を１０１にセッ
トし、入力カウンタ現在値をＪｌにリセットする。

（４１フイルタ出力がオン（’１’）、サンプリングデ
ータがオ／　（’１’　）の場合 ステップ５１０に進んで入力カウンタ現在値メモリ６−
３内の入力カワンタ現在値を１０１番こりセットする。

以上（１）〜（４）のいずれかの処理を終了すると、Ａ
ＬＵ５はステップＳ１に戻り、ＭＰＸ　１から出力され
る今処理した信号の次の信号のサンプリングデータを入
力して以上の処理を繰り返えす。

従って、１つの信号に着目すれば、第３図に示すように
前述したような処理をＮ回行なう繰り返し周期がその信
号に対するサンプリング周期になる。すなわち、ＡＬＵ
５はある１　ｂｔｔの信号に対しては、館４図に示すよ
うに、出力レジスタ２の出力値とは異なる値のサンプリ
ングデータが連＠　ｌ。

て入力する場合、その個数をカウントして時足数設だ値
と比較し、その結果として出力レジスタ２の出力値を決
冗することによって、その信号に含まれる。ノイズを除
去する。

なお１本実施例においては、同一値のデータが連続して
入力しで、あらかじめ足められた時定数設定値に達した
ときＪこ出力レジスタの出力の値を変えるようにしであ
るが、ある時間内に所定回数以上同一値のデータが入力
したら出力レジスタの出力の値を変える所謂多数決方式
の構成にしてもよい。

このように本発明は信号のサンプリング毎の処理が規則
的であり、サンプリングデータのカウント結果と時定数
設定値との比較をハードウェアで行なうことができるの
で入力信号のフィルタ処理を高速に行なうことができる
。

従って以上説明した冥施例をＬＳＩ化することは容易で
あり、その場合には基本構成を第５図に示すようにすれ
ばよい。第５図において、５１はノイズが混入している
信号が入力する入力マルチプレクサ、５２は入力マルチ
プレクサ５１から出力される１　ｂｘｔの信号の処理を
行なう演算部、５３は入力カウント現在値とフィルタ出
力結果とを格納するためのワークメモリ、駒は処理後の
信号を電子機器本体に出力するための出力レジスタ、恥
は外部水晶発振器間を具えサンプリングクロ、夕を入力
マルチプレクサに出力したりアドレス制御用の信号を各
部に供給したりする制御カウンタである。

このＬＳＩは、３２ｂｔｔの入力信号を処理して電子機
器本体に出力するものである。

第６図はワークメモリｓ５３の１ｂｘｔに係る部分の構
成を示したものであり、ＤＯ−Ｄ６は入力カウンタ現在
値カシ格納される領域であり、Ｄ７はフィルタ出力結果
値が格納される領域となっている。

このように入力信号の１ｂ目に１　ｂｙｔｅのメモリが
対応して設けられているため、ワークメモＩＪ　５３全
体としては入力信号３２ｂロ分のメモリ即ち３２　ｂｙ
ｔｅのメモリが存在することになる。

第７図はＬＳＩの外部構成を示した構成図である。

このＬＳＩにおいては、オン時定数設定値やオフ時定数
設定値をワークメモリ部に格納せずに、第７図に示すよ
うに外部設定ビンで設定するようにしである。

第８図は、第５図示の基本構成に従って構成されたＬＳ
Ｉの内部構成を示すブロック図である。また、第９図は
このＬＳＩの各部の信号の状態を示すタイムチャートで
あり、制御カウンタ５ｂから出力される信号Ｓｏ／Ｓｌ
の立ち上がり又は豆ち下がりｌこ同期したタイミングψ
０才たはψｌＩＣ従ってこのＬＳＩはサンプリングした
データを順次処理していく。

先ず、タイミングψ０では、制御カウンタ□□□かう入
力マルチプレクサ５１とワークメモリ部とに出力される
ｂ１ｔアドレスで指足されたデータを、制御部５ン内の
ＳＲＧとＷＲＧとがそれぞれ取り込む。

そして、ＳＲＧは入力した１　ｂｔｔの信号の値が＠Ｏ
Ｉかｓｌｍかを示すデータＤＳを、ＷＲＧは取り込んた
データのうちその信号の値として現在出力されている値
を示すデータＤ７をそれぞれデコーダに出丈する。

タイミングψ１では、入力する２つのデータＤＳＤ７の
状態に基づいて、第２図示の（１１〜（４）のうちのど
の処理をするのかをデコーダが決定し、その決定に従っ
て、例えば入力カウンタ現在値（ＤＯ−Ｄ６）に１を加
えた値と時定数設定値との比較等の処理をした後、ワー
クメモリ＆や出力レジスタヌのデータの書き換えをする
。

第９図に示すように、３２ｂ＋ｔの入力信号を処理する
のζこ要する繰り返し周期、すなわちある１　ｂｔ＋の
信号に対するサンプリング周期は、 ３−２　（ｐｓ）Ｘ　３２（ｂｔｔ）　＝　１０２−４
（ｐｓ）となる。なお、この周期は水晶発根子の周波数
を上げることにより短くすることができる。

また、このＬＳＩでは外部設定ビンによって時定数設定
値を選べるようにしであるが１時定数３ｍ５ｌこ相当す
るその設定値は「３２Ｊ　　（１０２，４ｐｓ　Ｘ　３
２＝３．２７６８ｒｎｓ）となり、１０ｔｎｓに相当す
る設定値は「％Ｊ　（１０２，４Ｆ８Ｘ９６　＝９．８
３０４ｍ５　）となる。

な詔、このような外部設定ビンによらず、任意の時定数
を設定できるようにするためには、時定数設定用のメモ
リを設け、電子機器本体のＣＰＵに接続されたデータバ
スからこのメモリにアクセス可能なようにバスインター
フェースを設ければよい。

〔発明の効果〕

以上説明したように、本発明によれは、装置構成の標準
化が図れるとともに、１ｉｉ６精度な時定数の設定が容
易にでき、しかも電子機器本体のＣＰＵに負担をかけず
に入力信号に混入するノイズの影替を除去することがで
きる。

【図面の簡単な説明】

ｔＩｇ１図は本発明の一笑施例の構成を示すブロック図
、第２図は第１図示のＡＬＵが処理すべき手順の一例を
示すフローチャート、＄３図は、第１Ｉ５０示の笑施例
の処理手順を示す説８ＥＪ図、第４区は。 第１図示の笑施例の１つの信号の処理内容を説明するた
めの説明図、第５図は、第１図示の冥施例をＬＳＩ化す
る場合の基本構成を示すプロ、り図。 第６図は、＄５図示のワークメモリの構成を説明するた
めの説明図、第７図は、ＬＳＩの外部構成を示す説明図
、第８図は、ＬＳＩの内部構成を示すプロ、り図、第９
図は、ＬＳＩの動作を説明するためのタイムチャート、
第１０図は従来例の構成を示す回路図である。 １・・・マルチプレク？（ＭＰＸ）、２・・・出力レジ
スタ、３・・・クロ、り制御Ｉ！１部、４・・・プログ
ラムカウンタ、５・・・算術論理演算部（ＡＬＵ）、６
・・・ワークメ拓 区 奪 ２ 耐 第 （２） 筆 国 Ｉ ｚ ３ λ力ｆ　ｂｌｔ　ＮｉＮ １１ｂｒｔｉｊｆ又 第 旧 フイｌレタ出々ｔＧ筆ず置 第 区 （イ；シイルソ七−７ト） 第 用 第 第 目 撃 ０ 目

Claims (1)

【特許請求の範囲】
1. １）入力するデジタル信号を所定間隔でサンプリングす
   るサンプリング手段と、当該サンプリングされた前記デ
   ジタル信号のサンプルの値を識別して、現在出力してい
   る前記デジタル信号の値とは異なる値の前記サンプルの
   個数を計数する計数手段と、該計数手段の出力とあらか
   じめ定められた値とを比較する比較手段と、該比較手段
   の比較結果に従って前記デジタル信号の値を判定して出
   力する判定結果出力手段とを具えたことを特徴とする入
   力デジタル信号処理装置。