JPH03294977A - 描画装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明（よ　描画装置に関する゛ものであり、特に画像
メモリの描画性能の評価に用いて有効な技術に関する。

従来の技術 画像メモリを用いた描画装置における従来例の構成を第
６図に示す。１はシステムバス　１ａはシステムバス１
に接続されているシステムデータバλ　ｌｂはシステム
バス１に接続されているシステムアドレスバス　１ｃは
システムバス１に接続されているコマンドバスであム ２は表示制御回路　２ａは表示制御回路２からの表示ア
ドレスが送られる表示アドレスバ入　２ｂは表示制御回
路２からの選択回路制御信号が送られる選択制御１！Ｌ
２ｃは表示制御回路２からのメモリ制御信号が送られる
メモリ制御線　２ｄは表示制御回路２からのビデオ制御
信号が送られるビデオ制御線であも　３はシステムアド
レスバス１ｂと表示アドレスバス２ａとを選択する選択
回路であ４ ３ａは選択されたアドレスが送られるメモリアドレスバ
スであム　４はビデオデータが記憶される画像メモリ、
　４ａは画像メモリ４からビデオデータが読みだされる
ビデオデータ線であム　５は表示装置（ＣＲＴデイスプ
レィや液晶表示器など）（図示せず）に画像を表示する
ためのビデオ信号を画像メモリ４の読み出しデータから
作成するビデオ制御口ｊｉ１５ａはビデオ信号を表示装
置（図示せず）へ送るためのビデオ信号線であム　次に
動作について説明する。コマンドバスＩＣから入力され
るコマンドに基づいて表示制御回路２で作成された選択
回路制御信号を選択制御線２ｂに出力するとともに描画
のためのメモリ制御信号をメモリ制御線２Ｃに出力する
。

前記選択回路制御信号により、選択回路３はシステムア
ドレスバス１ｂのシステムアドレスをメモリアドレス（
描画アドレス）として選択し　メモリアドレスバス３ａ
に出力すも　画像メモリ４ではこのシステムアドレスで
指定されたアドレスにシステムデータバス１ａからのシ
ステムデータが書き込まれも 次にコマンドバスＩＣからのコマンドに基づいて、表示
制御回路２は表示アドレスバス２ａに表示アドレスを、
メモリ制御線２Ｃに表示のためのメモリ制御信号を、ま
たビデオ制御線２ｄにビデオ制御信号をそれぞれ出力す
ａ　このとき選択回路３（よ　選択制御線２ｂの選択回
路制御信号により表示アドレスバス２ａの表示アドレス
を選択しメモリアドレスとしてメモリアドレスバス３ａ
に出力す４　画像メモリ４はこの表示アドレスで指定さ
れたアドレスのメモリデータをビデオデータとしてビデ
オデータ線４ａに出力すａ　ビデオ制御回路５はビデオ
制御線２ｄからのビデオ制御信号とビデオデータ線４ａ
からのビデオデータとによりビデオ信号を作成したビデ
オ信号線５ａを介して表示装置（図示せず）に与えも　
これにより、表示装置にζ主　システムデータバス１ａ
を介して与えられたビデオデータ１行分の画像が表示さ
れも　この１行分の動作（描画サイクルと表示すイクル
）を表示装置の表示領域の全行に対して行（＼一画面分
の動作を繰り返し連続して行うことにより表示装置には
所望の画像を表示し得も発明が解決しようとする課題 しかしながぺ　従来例における描画装置ではコマンドバ
スＩＣから人力されるコマンドに基づいて表示制御回路
２で描画および表示のためのメモリ制御信号を生成する
た数　表示制御回路２の）λ−ドウエア構成によって、
画像メモリ４の使用可能な動作モードおよび、そのタイ
ミングが固定されるため置　同一ハードウェア構成では
種々の動作モードでの画像メモリへの描画の実現が困難
であっ九　また　システムアドレスバス１ｂのシステム
アドレスを画像メモリ４の描画アドレスとしているため
く　システムアドレスを描画アドレスに割り当てる必要
があり、システムアドレス空間の中に画像メモリのアド
レス空間を確保しなければならなか−）−九　　本発明
は係る点に鑑へ　ハードウェア構成を変更することなく
任意のメモリ制御信号・描画アドレス・描画データを発
生することができ、画像メモリのあらゆる動作モードお
よびタイミングを実現することが可能であると共へシス
テムアドレス空間に描画アドレス空間を確保することを
必要としない描画装置を提供することを目的とすム 課題を解決するための手段 本発明（よ　描画のための第１のメモリ制御信号と第１
のアドレスと描画データを記述したコードをデータとし
て一時記憶し　任意のタイミングで出力する記憶回路と
、表示のための第２のメモリ制御信号および第２のアド
レスを発生する表示制御回路と、前記記憶回路の出力で
ある第１のメモリ制御信号および第１のアドレスと、前
記表示制御回路の出力である第２のメモリ制御信号およ
び第２のアドレスのいずれか一方をそれぞれ選択しメモ
リ制御信号とアドレスを出力する選択回路と、前記描画
データと前記選択回路から出力されたメモリ制御信号と
アドレスを入力する画像メモリと、前記画像メモリから
ビデオデータを読み出して表示装置に表示するビデオ制
御回路を具備する描画装置であも 作用 本発明は前記した構成により、画像メモリに対する第１
のメモリ制御信号・第１のアドレス・描画データを任意
の０、１のコードで記述することにより、ハードウェア
構成を変更することなく任意の第１のメモリ制御信号・
第１のアドレス・描画データを発生することができ、画
像メモリのあらゆる動作モードおよびタイミングを実現
することが可能であム　またシステムのアドレス空間を
描画アドレス空間に割り当てる必要がなく、アドレス値
を自由に設定できも 実施例 第１図は本発明の一実施例の描画装置の構成を示す。第
２図は第１図の記憶回路と選択回路のさらに詳細な構成
を示す。第３図は本実施例で使用した画像メモリの動作
タイミングチャートを示す。

第４図は第３図で示したタイミングチャートを任意の時
間ｔｗで分割しクロックに同期化したタイミングチャー
トであム　第５図は第４図で示したタイミングチャート
を表現する（０．１）コード表であム　第１図の本実施
例の描画装置の構成について説明すも　１はシステムバ
ス　１ａはシステムバス１に接続されるシステムデータ
バスであも　２は表示制御口ｍ　　２ｂは表示制御回路
２からの選択制御信号が送られる選択制御ＩＬ　　２ｄ
は表示制御回路２からのビデオ制御信号が送られるビデ
オ制御１Ｌ２ｅは表示制御回路２からの表示アドレスお
よび表示のためのメモリ制御信号が送られる表示バスで
あ７）。　６はシステムデータバス１ａのシステムデー
タを一時記憶する記憶回路　６ａは記憶回路６から描画
のためのメモリ制御信号・メモリアドレスおよびメモリ
データが送られる描画バスであも　７は表示バス２ｅと
描画バス６ａを選択する選択回１ｆＬ７ａは選択回路７
からメモリ制御信号・メモリアドレス・メモリデータが
送られるメモリバスであａ　８は記憶回路６から任意の
タイミングでデータを読み出すためのクロック信号であ
４４はビデオデータを記憶する画像メモリであり。例え
ば日経エレクトロニクス１９８５年５月２０日号２０５
頁に記載のような構成および同紙２０８頁に記載のよう
な描画サイクルタイミングをもつデュアルポートメモリ
を用い４４ａは画像メモリ４からビデオデータが読みだ
されるビデオデータ線であム　５はビデオ制御線２ｄか
ら送られるビデオ制御信号とビデオデータ線４ａから送
られるビデオデータからビデオ信号を作成するビデオ制
御同区　５ａはビデオ信号を表示手段へ送るためのビデ
オ信号線であも 第３図のタイミングチャートでは　種々の描画サイクル
のうちの一例として、書き込み禁止ビットを指定して書
き込み動作を行うライトバービットサイクルを示してい
＆　　ＲＡＳ　信ｕ　　ＣＡＳ信Ｊｉ＋、　ＷＢ／ＷＥ
　信号　およびＤＴ１０Ｅ信号がメモリ制御信号であり
、アドレスは描画アドレス　データは描画データであも
　前記ＲＡＳ信号はロウアドレスストローブ信号であり
、立ち下がりでロウアドレスを取り込ａ　前記ＣＡＳ信
号はカラムアドレスストローブ信号であり、立ち下がり
でカラムアドレスを取り込ａ・　前記Ｗ　Ｂ　／Ｗ　Ｅ
信号は書き込みイネーブルおよびライトバービットモー
ド制御を行う信号であり、前記ＲＡＳ信号の立ち下がり
でＬｏｗレベルならば書き込み禁止ビットを指定でき、
前記ＲＡＳ信号と前言ａ　ＣＡ　Ｓ信号がＬｏｗレベル
時にＬｏｗレベルなら（ｆＳ　　データ書き込みが可能
であも　前記ＤＴ１０Ｅ信号１よ　ランダムポート出力
イネーブルおよびデータち下がりでＨｉｇｈレベルなら
ばランダムポートから出力しな（ｔ　このライトバービ
ットサイクルをソフトウェアで実現する方法を説明すも
　第３図において（ａ）は通常のサイクｊｋ　　（ｂ）
は同一のロウアドレスの異なったカラムアドレスに連続
的にデータを書き込むページサイクルを示してぃ４第３
図（ａ）について説明すも　まず適当な時間ｔｗでサイ
クルを分割すａ　つぎに時間ｔｗ内では信号のレベル変
化はないものとして、　０または１で規定すると各信号
のタイミングは第４図（ａ）のように近似できる。これ
はクロックレートｔｗをもつクロックに同期していると
考えることができもこの場合　例えばＲＡＳ信号は（１
１００００００１１１）というように（０・１）のコー
ド列で表現できも　同様にしてＣＡＳ信蛛　ＷＢ／ＷＥ
信号、ＤＴ１０Ｅ信号アドレス　データも（０・１）の
コード列で表現できも次にコード化した各信号列を集め
て並べれば　第５図（ａ）で示すような（０・ｌ）のコ
ード行列となａ時間ｔｗで区切ればｍビット（本例では
４ビツト）の制御信号コード、　ｎビットのアドレスコ
ード、１ビツトのデータコードで１ワードのデータとな
ム　これによりメモリ制御信号・メモリアドレス・メモ
リデータの区別なく、データバス上データとして扱えも
　これＣヨ　　コンピュータ（図示せず）上で任意に記
述できることを示していも　第３図（ｂ）のページサイ
クルの場合耘　同様に実現できもまた　アドレス値をデ
ータとして扱うために画像メモリのアドレスをシステム
アドレスに割当てる必要がなｔ、％　　描画装置に対し
てζ友　前記コンピュータ（図示せず）上で作成した（
０・１）のデータを後述するシステムデータバス１ａか
ら連続して転送すも　次！ミ　描画装置の動作について
説明すもシステムバス１に転送された前記コードはシス
テムデータバス１ａを介して記憶回路６に送られもシス
テムからのシステム制御線１ｄの書き込みクロック信号
に従１．Ｘ、記憶回路６に一時記憶されも表示制御回路
２は選択回路制御信号を作成し選択制御線２ｂに出力す
４　前記選択回路制御信号と外部クロック信号８とによ
り、記憶回路６の読み出しクロック信号を生成し　描画
バス６ａにデータを読み出す。このとき、選択回路７で
（よ　選択制御線２ｂの選択回路制御信号により、描画
バス６ａが選択され　前記記憶回路６で一時記憶された
データカ（描画サイクルを実行するメモリ制御信号・メ
モリアドレス・メモリデータとして画像メモリ４に与え
られ　前記画像メモリ４では指定されたアドレスに指定
されたデータを書き込ａ次へ　表示制御回路２は表示す
イクルを行うメモリ制御信号と表示アドレスを表示バス
２ｅに　またビデオ制御回路５を制御するビデオ制御信
号をビデオ制御線２ｄにそれぞれ出力すも　選択回路７
では選択回路制御信号により、表示バス２ｅを選択し　
表示すイクルを実行するメモリ制御信号・メモリアドレ
スとして前記画像メモリ４１こ与えられ　前記画像メモ
リ４では指定されたアドレスのデータをビデオデータと
してビデオデータ線４ａに出力する。ビデオ制御回路５
はビデオ制御線２ｄからのビデオ制御信号とビデオデー
タ線４ａからのビデオデータとによりビデオ信号を作成
しビデオ信号線５ａを介して表示手段（図示せず）に与
えも　これにより、表示手段には　システムデータバス
１ａを介して与えられたビデオデータ１行分の画像が表
示されも　この１行分の動作（描画サイクルと表示すイ
クル）を表示手段の表示領域全行に対して行（Ｘ、１画
面分の動作を繰り返し連続して行うことにより表示手段
に所望の画像を表示し得も　第２図により、前記記憶回
路６と前記選択回路７についてさらに詳細説明すも　第
２図は記憶回路６と選択回路７の一構成例を示している
。システムデータバス１ａのデータ（ｍ＋ｎ＋１）ビッ
トをシステム制御線１ｄの書き込みクロック信号に同期
して、先出し先入れメモリ１０に書き込む。選択制御線
２ｂの選択回路制御信号でクロック信号８をＡＮＤゲー
ト回路１３によりマスクし読み出しクロック信号を生成
し　先出し先入れメモリ１０から読み出す。フリップフ
ロップ回路１１でタイミングを整えた後、描画メモリ制
御信号・描画メモリアドレスは選択回路１２で表示バス
２ｅの表示メモリ制御信号・表示メモリアドレスと切り
換えられる。以上のように本実施例によれば　使用する
画像メモリ４の種類や構成に拠ら慣あらゆる動作モード
での描画を行なうことができる。さらに記憶回路６から
の読み出し速度を変更することにより、画像メモリの描
画速度を変更することかできも　更に本実施例の描画装
置を画像メモリ４の描画機能および速度の評価に用いれ
ば非常に有効であも　な耘　本実施例において！よ画像
メモリ４にデュアルポートメモリを用いた力（デュアル
ポートメモリに限ら哄　他のメモリを用いても実現でき
ることは言うまでもな（〜また　画像メモリの１つの動
作モードだけでなく、例えは　ラスク演算モード啄　あ
らゆる描画モードが実現可能であも 発明の効果 以上述べたよう艮　本発明に係る描画装置ζよ使用はす
る画像メモリの種類や構成に拠らずあらゆる動作モード
での描画を行うことができもさらに記憶回路からの読み
出し速度を変更することにより、画像メモリの描画速度
を変更することができるので、その効果は太きｔ〜

【図面の簡単な説明】

第１図は本発明の一実施例における描画装置を示す構成
図　第２図は第１図の記憶回路と選択回路の詳細な構成
図　第３図は本発明の一実施例に用いた画像メモリの描
画サイクルタイミングチャート医　　第４図は第３図に
示したタイミングチャートを任意の時間ｔｗで分割した
クロックに同期化したタイミングチャート医　第５図は
第４図で示したタイミングチャートを表現する（０・１
）コード医　第６図は従来例の描画装置を示す構成図で
あも １・・・・システムバ、Ｌｌａ・・・・システムデータ
バ入　１ｄ・・・・システム制御緻　２・・・・表示制
御回ａ　　２ｂ・・・・選択制御線　２ｄ・・・・ビデ
オ制御１Ｌ２ｅ・・・・表示バ、Ｌ３ａ・・・・メモリ
アドレスバ入　４・・・・画像メモリ、　４ａ・・・・
ビデオデータ緻　５・・・・ビデオ制御回！５ａ・・・
・ビデオ信号線　６・・・・記憶回路　６ａ・・・・描
画バ入　７・・・・選択回１Ｌ７ａ・・・・メモリバフ
、８・・・・クロック信号入光

Claims (1)

【特許請求の範囲】
1. 描画のための第１のメモリ制御信号と第１のアドレスと
   描画データを記述したコードをデータとして一時記憶し
   、任意のタイミングで出力する記憶回路と、表示のため
   の第２のメモリ制御信号および第２のアドレスを発生す
   る表示制御回路と、前記記憶回路の出力である第１のメ
   モリ制御信号および第１のアドレスと、前記表示制御回
   路の出力である第２のメモリ制御信号および第２のアド
   レスのいずれか一方をそれぞれ選択しメモリ制御信号と
   アドレスを出力する選択回路と、前記描画データと前記
   選択回路から出力されたメモリ制御信号とアドレスを入
   力する画像メモリと、前記画像メモリからビデオデータ
   を読み出して表示装置に表示するビデオ制御回路を具備
   することを特徴とする描画装置。