JPH0329510A - 半導体集積回路内の電圧変換回路 - Google Patents

半導体集積回路内の電圧変換回路

Info

Publication number
JPH0329510A
JPH0329510A JP2046021A JP4602190A JPH0329510A JP H0329510 A JPH0329510 A JP H0329510A JP 2046021 A JP2046021 A JP 2046021A JP 4602190 A JP4602190 A JP 4602190A JP H0329510 A JPH0329510 A JP H0329510A
Authority
JP
Japan
Prior art keywords
signal
section
power
pulse
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2046021A
Other languages
English (en)
Other versions
JP2902434B2 (ja
Inventor
Dong-Sun Min
ミン　ドン―スン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0329510A publication Critical patent/JPH0329510A/ja
Application granted granted Critical
Publication of JP2902434B2 publication Critical patent/JP2902434B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/462—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体集積回路内の電圧変換回路に係わり、特
に待機中における消費電力の軽減及び安定な電圧の電力
供給を可能にする半導体集積回路内の電圧変換回路に関
する。
（従来の技術） 従来から、半導体集積回路の高集積化が進むにつれて回
路内の各種のトランジスタのサイズは微細化されるよう
になってきている。
このような微細化されたトランジスタにおいては、供給
電源の電圧の変動に対し安定した動作性能を得ることが
難しく、かつトランジスタの高集積化のため半導体集積
回路の消費電力が増加する傾向にある． それで、各半導体チップ内に電圧変換回路を設け、この
電圧変換回路を介して電源から半導体チップ内の微細化
されたトランジスタに充分な一定電圧の電力を供給する
ことが行われている．第７図に従来の電圧変換回路のブ
ロック図を示す． 図示するように、従来の電圧変換回路は矩形波を発振す
る発振部１と、該発振部１から発振される矩形波をドラ
イブして該矩形波が外乱により変動するのを防ぐバッフ
ァ２と、該バッファ２からの矩形波に同期して励振信号
を発生する励振部３と、該励振部３からの励振信号に同
期しパルス電力を出力するパワー部４から槽戒される．
上記楕成からなる電圧変換回路では、発振部１は所定の
発振周波数の矩形波からなるパルスを発振しこのパルス
をドライブするバッファ２を介して励振部３に与え、励
振部３はパルスの発振周波数に合わせてパラメータ励振
された励振信号を発生しパワー部４へ送る。パワー部４
は励振信号に同期したピーク電位ＶＯＵＴを有するパル
ス電力を出力する． 従って、電源電圧が変動してもピーク電位ＶＯＵＴのパ
ルス電力を専用の電圧変換回路を介して半導体チップ内
の各トランジスタに充分に供給することができる． （発明が解決しようとする課題） しかしなから、上記の電圧変換回路は半導体チップ内で
の電位及び動作状態に関係なく常時動作されるものであ
るので、半導体チップが待機状態にあるとき必要な待機
電力をはるかに超えた電力が出力され電力消耗が大きく
不経済なことであった． また、半導体チップ内のトランジスタが必要とする電力
量に係わりなく電圧変換回路が動作されるので、電圧変
換回路が出力した電圧値が変動してしまい半導体チップ
内のトランジスタが誤動作するという問題があった． そこで、本発明は上記従来技術の問題点を解消するもの
で、その目的とするところは、半導体チップ内のトラン
ジスタの待機中における電力消耗の軽減及び動作状態に
関係なく一定電圧の電力の供給を可能にする半導体集積
回路内の電圧変換回路を提供することである． ［発明の楕成］ （課題を解決するための手段） 上記課題を解決するため本発明の請求項（１）の半導体
集積回路内の電圧変換回路は、矩形波状のパルス信号を
発振する発振部と、該発振部から発振されるパルス信号
を反転すると共にドライブし反転パルス信号を出力する
バッファと、該バッファから出力される反転パルス信号
に同期した反転パルス励振信号を発生する第一励振部と
、該第一励振部の反転パルス励振信号に同期して前記パ
ルス信号に対し反転した一定のピーク電位を有する第一
パルス電力を出力端子に出力する第一パワー部とを備え
る半導体集積回路内の電圧変換回路において、前記出力
端子の電位を検出し検出信号を出力する検出部と、該検
出部から出力される検出信号及び前記発振部から発振さ
れるパルス信号を論理演算し電力供給信号あるいは電力
供給停止信号を出力する論理演算部と、該論理演算部か
ら電力供給信号が出力されたとき該電力供給信号に同期
して主励振信号を発生する第二励振部と、該第二励振部
の主励振信号に同期して一定のピーク電位を有する第二
パルス電力を前記出力端子に出力する第二パワー部とを
設けてなる主回路を一あるいは複数並列に備えたことを
特徴とする．また、請求項（３）の半導体集積回路内の
電圧変換回路は、矩形波状の第一パルス信号を発振する
第一発振部と、該第一発振部から発振される第一パルス
信号を反転すると共にドライブし反転パルス信号を出力
するバッファと、該バツファから出力される反転パルス
信号に同期した反転パルス励振信号を発生する第一励振
部と、該第一励振部の反転パルス励振信号に同期して前
記第一パルス信号に対し反転した一定のピーク電位を有
する第一パルス電力を出力端子に出力する第一パワー部
とを備える半導体＃．積回路内の電圧変換回路において
、矩形波状の第二パルス信号を発振する第二発振部と、
前記出力端子の電位を検出し検出信号を出力する検出部
と、該検出部から出力される検出信号及び前記第二発振
部から発振される第二パルス信号を論理演算し電力供給
信号あるいは電力供給停止信号を出力する論理演算部と
、該論理演算部から電力供給信号が出力されたとき該電
力供給信号に同期して主励振信号を発生する第二励振部
と、該第二励振部の主励振信号に同期して一定のピーク
電位を有する第二パルス電力を前記出力端子に出力する
第二パワー部とを設けてなる主回路を一あるいは複数並
列に備えたことを特徴とする．（作用） 請求項（１）の半導体集積回路内の電圧変換回路では、
半導体チップ内のトランジスタが待機状態にある場合、
発振部が所定の発振周波数の矩形波からなるパルス信号
をバッファ及び論理演算部へ発振する．バッファは上記
パルス信号を反転すると共にドライブし反転パルス信号
を第一励振部へ出力する．第一励振部は反転パルス信号
を入力して反転パルス信号に同期した反転パルス励振信
号を発生し、この反転パルス励振信号を第一パワー部へ
出力する．第一パワー部は反転パルス励振信号に同期し
て前記第一パルス信号に対し反転した一定のピーク電位
を有する第一パルス電力を出力端子へ出力する．この出
力端子へ出力された第−パルス電力は半導体チップ内の
トランジスタの待機用の電力として消費される． ここで、第一パワー部から出力端子へ出力される第一パ
ルス電力は半導体チップ内のトランジスタを待機させる
に充分な電力量であり主回路を動作させる必要がない． この場合、出力端子のピーク電位が第一パルス電力のピ
ーク電位と等しい値、即ち高電位であることを検出部が
検出し論理演算部へ出力する．論理演算部は発振部から
発振されるパルス信号の論理レベルに関係なく電力供給
停止信号を第二励振部へ出力する．すると、第二励振部
はいかなる信号も発生しない．それで、第二パワー部は
電力を出力端子へ出力することがない． 従って、半導体チップ内のトランジスタが待機状態にあ
る場合、発振部、バッファ、第一励振部，及び第一パワ
ー部のみが動作し、主回路からは電力が出力されないの
で、トランジスタでの電力の消耗は最小限に押さえられ
る． 一方、半導体チップ内のトランジスタが動作状態にある
場合、発振部、バッファ、第一励振部，及び第一パワー
部は上記トランジスタが待機状態にある場合と同様に動
作する． しかしなから、第一パワー部から出力端子へ出力される
第一パルス電力は半導体チップ内のトランジスタを動作
させるに充分な電力量ではない．この場合、出力端子の
ピーク電位が降下し、この降下した電位を検出部が検出
し論理演算部へ出力する．論理演算部は発振部から発振
されるパルス信号の論理レベルに合わせて、例えばパル
ス信号の位相に一致した電力供給信号を第二励振部へ出
力する．すると、第二励振部は電力供給信号に同期した
主励振信号を発生し第二パワー部へ出力する．第二パワ
ー部は主励振信号に同期して一定のピーク電位を有する
第二パルス電力を出力端子へ出力する． 従って、半導体チップ内のトランジスタが動作状態にあ
る場合、発振部、バッファ、第一励振部、及び第一パワ
ー部のみならず主回路あるいは主回路群も動作するので
、半導体集積回路内の電圧変換回路は上記トランジスタ
が動作するため必要な電力を上記トランジスタへ充分に
供給できる．請求項（３）の半導体集積回路内の電圧変
換回路では、請求項（１）記載の半導体集積回路内の電
圧変換回路と同様に、半導体チップ内のトランジスタが
待機状態にある場合、第一発振部、バツファ、第一励振
部、及び第一パワー部のみが動作し、トランジスタでの
電力の消耗は最小限に押さえられる． 一方、半導体チップ内のトランジスタが動作状態にある
場合、上記トランジスタが待機状態にある場合と同様に
発振部、バツファ、第一励振部、及び第一パワー部が動
作する．次いで、論理演算部は第二発振部からの第二パ
ルス信号、及び請求項（１）記載の半導体集積回路内の
電圧変換回路と同様に検出部からの検出信号を入力して
電力供給信号を第二励振部へ出力する．それで、請求項
（１）記載の半導体集積回路内の電圧変換回路と同様に
第二パルス電力が出力端子へ出力される．従って、半導
体チップ内のトランジスタが動作状態にある場合、請求
項（１）記載の半導体集積回路内の電圧変換回路と同様
に、上記トランジスタが動作するため必要な電力を上記
トランジスタへ充分に供給できる． （実施例） 以下本発明の実施例を図面を参照して説明する． 第１図に本発明の一実施例に係わる半導体集積回路内の
電圧変換回路のブロック図を示す．図示するように、本
実施例の電圧変換回路は従来の電圧変換回路を楕戊する
発振器１と、バッファ２及び励振部３並びにパワー部４
からなる待機用回路１０と、発振器１の矩形波を待機用
回路ｌＯと並列に入力し待機用回路１０よりも高容量の
電力を出力する主回路２０と、該主回路２０及び待機用
回路１０から出力される電力の電位ＶＯＵＴを検出しこ
の検出信号を主回路２０ヘフィードバックする検出部５
とを備える． ここで、主回路２０はバッファ２に対し通電能力が大き
く検出部５からの信号を入力し電力使用量に合わせ電力
供給の必要の有無を論理演算して決める論理演算部２゛
と、励振部３に対し通電能力の大きい励振部３−と、パ
ワー部４に対し通電能力の大きいパワー部４−とから形
成される．上記の各部材の詳細な構成を第２図の回路図
に示す． 第２図において、発振器１は３段直列に接続されるイン
バータＩ１、■２、Ｉ３からなり、該インバータ群は発
生した矩形波を整形する態様となっている． バッファ２は３段直列に接続されるインバータ■４、■
５、■６からなりノードＡにて発振器１と接続する． 励振部３はバッファ２とノードＢにて接続しソース側と
ドレイン側とを連結してノードＢと電荷の交換を行うキ
ャパシタ用ＭＯＳ｝ランジスタＭ１と、ソース側とトレ
イン側を接続して２段直列となるＭＯＳトランジスタＭ
２、Ｍ３とを備え、キャパシタ用ＭＯＳトランジスタＭ
１で増幅された矩形波に同期してＭＯＳトランジスタＭ
２、Ｍ３が励振信号をノードＣを介してパワー部４へ送
る態様となっている． パワー部４はノードＣの励振信号の電位を所定の電位以
下に押さえるバイアス回路６と、該バイアス回路６によ
り所定電位に押さえられた励振信号を受けドレイン側に
接続する電位ＶＣＣの供給電源から所定の電位ＶＯＵＴ
の電力をソース側からノードＤへ出力するパワートラン
ジスタＭ４とを備える． ここで、バイアス回路６は第３図に詳細な回路が示され
るように、ノードＣとノードＥとの間で４段直列接続し
てなるダイオード用ＭＯＳ｝ランジスタＭ５乃至Ｍ８と
、ダイオード用ＭＯＳ｝−ランジスタＭ８のドレイン側
にノードＥを介して接続する抵抗器Ｒ１と、ゲート側を
ノードＥに接続しソース側をノードＣに接続するバイア
ス用ＭＯＳトランジスタＭ９とを備え、ノードＣの電位
が所定の電位以上になるとノードＥの電位がＨレベルに
なりバイアス用ＭＯＳトランジスタＭ９が導通する．即
ち、バイアス回路６はノードＣの電位が所定の電位以上
になるとノードＣの電荷を接地電位ＶＳＳの端子に逃が
し、ノードＣの電位を所定の電位に押さえる態様となっ
ている．第２図に戻って、論理演算部２゛はノードＡ及
び検出部５の検出信号を入力しＮＡＮＤ論理に従ってＮ
ＡＮＤ信号を出力するＮＡＮＤゲートＮＤ１と、該ＮＡ
ＮＤゲートＮＤＩから出力されるＮＡＮＤ信号を反転し
得られた反転ＮＡＮＤ信号をノードＦを介して励振部３
゛へ出力するインバータ■７とを備える． 励振部３゛は励振部３に対し、キャパシタ用ＭＯＳトラ
ンジスタＭ１より通電能力の大きいキャパシタ用ＭＯＳ
トランジスタＭＩＯと、ＭＯＳトランジスタＭ’２，Ｍ
３より通電能力の大きいＭＯＳトランジスタＭｌｌ、Ｍ
１２とを備えたものであり、ノードＧを介してパワー部
４−と接続する．パワー部４゛はパワー部４に対し、バ
イアス回路６より通電能力の大きいバイアス回路６−と
、パワートランジスタＭ４より通電能力の大きいパワー
トランジスタＭ１３とを備えたものであり、ノードＤで
パワー部４と連結される． 検出部５はノードＤと接地電位ＶＳＳの端子との間で直
列接続する電圧分配用抵抗器Ｒ２、Ｒ３と、該抵抗器Ｒ
２と抵抗器Ｒ３との間の電位からなる信号、即ち分配電
位信号を反転しノードＨへ検出信号を出力するインバー
タＩ８と、該インバータＩ８が出力する検出信号を反転
しノード■へ制御信号を出力するインバータＩ９と、ノ
ードＧにソース側を接続し制御信号をゲート側に入力し
導通時にノードＧの電荷を接地電位ＶＳＳの端子へ逃が
す出力制限用ＭＯＳ｝ランジスタＭ１４とを備える． 以上の半導体集積回路内の電圧変換回路の構成において
、電圧変換回路から電力の供給を受ける半導体チップ内
のトランジスタが待機状態になり待機用の小電力のみを
必要とする場合、例えば動作状態から待機状態への過渡
期の電圧変換回路の動作を第４図に示される各信号のタ
イムチャート図を参照して説明する． まず、発振部１は整形された矩形波からなるパルス信号
〈第４図（ａ）〉をバツファ２及び論理演算部２−へ出
力する．バツファ２は入力したパルス信号を奇数段のイ
ンバータＩ４、Ｉ５、Ｉ６でドライブすると共に反転し
て得られる反転パルス信号（第４図（ｂ））を励振部３
へ出力する．励振部３はキャパシタ用ＭＯＳ｝ランジス
タＭ１が反転パルス信号に同期してＭＯＳ｝ランジスタ
Ｍ３のゲート側へパルスを与えることにより反転パルス
信号に同期した励振信号、換言すればパルス信号と１８
０度位相がずれた矩形状の励振信号をＭＯＳ｝ランジス
タＭ２、Ｍ３からパワー部４へ出力する． パワー部４は、励振信号のピーク電位が所定の電位を超
えた場合、バイアス回路６を動作させて励振信号のピー
ク電位を所定の電位に押さえる．即ち、バイアス用ＭＯ
ＳトランジスタＭ９が導通して励振信号の過剰な電荷を
接地電位ＶＳＳの端子へ逃がす．それで、第５図に半導
体チップ内のトランジスタへ供給する電力の電位の特性
図を示すように、パワートランジスタＭ４のドレイン側
に接続される供給電源の電位ＶＣＣが通常の５■電位に
対し変動しても、パワートランジスタＭ４のソース側か
ら出力される矩形状のパルス電力のピーク電位ＶＯＵＴ
は４・ＶＴ（ここで、ＶＴはＭＯＳトランジスタのスレ
ッショルド電圧である．）に維持される． ここで、半導体チップ内のトランジスタは待機状態にあ
るので該トランジスタに供給される電力は待機回路１０
から出力される電力で充分である．即ち、ノードＤでは
電位降下が生じなく抵抗器Ｒ２と抵抗器Ｒ３との間の電
位は高く保持される．それで、インバータＩ８はその入
力側の電位、即ち分配電位信号がＨレベルであることを
検出し上記信号を反転して得られるＬレベルの検出信号
（第４図《Ｃ〉）をＮＡＮＤゲートＮＤＩへ出力する，
ＮＡＮＤゲートＮＤＩはＬレベルの検出信号及び発振部
１からのパルス信号（第４図（ａ））を入力し、ＮＡＮ
Ｄ論理に従ってＮＡＮＤ信号を出力する．ここで，ＮＡ
ＮＤ信号は検出信号が常時Ｌレベルであるのでパルス信
号の論理レベルに関係なくＨレベルになる． 次いで、インバータＩ７は上記ＨレベルのＮＡＮＤ信号
を入力しＬレベルの反転ＮＡＮＤ信号（第４図（ｄ））
をキャパシタ用ＭＯＳトランジスタＭ１０へ出力する．
すると、該トランジスタＭＩＯは電荷を放出しＭＯＳト
ランジスタＭｌｌ、Ｍ１２は非導通となりパワートラン
ジスタＭ１３への励振信号の送信が停止される． また同時に、検出部２０のインバータ■９はＬレベルの
検出信号を反転してＨレベルの制御信号（第４図（ｅ）
）を出力制限用ＭＯＳトランジスタＭ１４のゲート側へ
送信する．すると、出力制限用ＭＯＳトランジスタＭ１
４が導通するので、ノードＧの電荷は接地電位ＶＳＳの
端子へ放出されノードＧはＬレベルになる．即ちバワー
トランジスタＭ１３は非導通へ変化する．これは、主回
路２０は動作せず半導体チップ内のトランジスタに対し
電力を供給しないことを意味する．次に、半導体チップ
内のトランジスタが動作状態になる場合、例えば待機状
態から動作状態への過渡期の電圧変換回路の動作を第６
図に示される各信号のタイムチャート図を参照して説明
する．この場合には半導体チップ内のトランジスタが待
機用回路１０のみの動作によりノードＤへ供給される電
力以上の電力を消費しようとするので、ノードＤの電圧
は降下する．それで、抵抗器Ｒ２と抵抗器Ｒ３との間の
電位は低下しインバータ■８はその入力側の電位、即ち
分配電位信号がＬレベルに変化したことを検出しＨレベ
ルに反転した検出信号（第６図（Ｃ））をＮＡＮＤゲー
トＮＤ１へ出力する，ＮＡＮＤゲートＮＤＩはＨレベル
の検出信号及び発振部１からのパルス信号（第６図（ａ
））を入力し、ＮＡＮＤ論埋に従ってＮＡＮＤ信号を出
力する。即ち，ＮＡＮＤ信号はパルス信号の論理レベル
を反転した論理レベル，換言すればパルス信号に対し１
８０度位相がずれた信号になる． 次いで、インバータＩ７は上記ＮＡＮＤ信号を入力し反
転ＮＡＮＤ信号（第６図（ｄ））、即ちパルス信号と位
相が一致した信号を励振部３−へ出力する． また同時に、検出部５のインバータエ９はＨレベルの検
出信号を反転してＬレベルの制御信号（第６図（ｅ）〉
をＭＯＳトランジスタＭ１４のゲート側へ送信し、ＭＯ
ＳトランジスタＭ１４を非導通に変える． それで、励振部３゛は待機用回路１０の励振部３で発生
される励振信号と１８０度位相がずれた励振信号を発生
する．次いで、パワー部４−は待機用回路１０のパワー
部４から供給されるパルス電力と１８０度位相がずれた
矩形状のパルス電力をピーク電圧ＶＯＵＴでノードＤへ
供給する．つまり、ノードＤには待機用回路１０及び主
回路２０から互いに１８０度位相がずれた矩形状のパル
ス電力がそれぞれ供給されるので、一定電位ＶＯＵＴの
電力が半導体チップ内のトランジスタへ供給される． 従って、半導体チップ内のトランジスタが待機状態にな
った場合には待機用回路１０のみが動作してトランジス
タが待機状態を維持するのに必要最小限の待機電力のみ
をトランジスタへ供給するので、半導体チップ内のトラ
ンジスタの待機中における消費電力の軽減を計ることが
できる。
また、半導体チップ内のトランジスタが動作状態になっ
た場合には待機用回路１０のみならず通電能力の大きい
、換言すれば電力供給能力の大きな主回路２０が動作す
るので、トランジスタが動作するに必要な電力をトラン
ジスタに供給することができる． この場合、主回路２０が動作するとその出力端子、即ち
ノードＤに発振器１の発振周期に関係なく一定電位ＶＯ
ＵＴの電力を供給することができる．また、本実施例の
電圧変換回路ではその出力端子の電位が主回路１０ヘフ
ィードバックされるので、電圧変換回路の出力端子に電
圧降下が生ずると自動的に主回路が速やかに動作して電
力を出力端子へ供給することができる．即ち、電圧変換
回路は常時一定電圧の電力の供給が可能である．以上の
半導体集積回路内の電圧変換回路において、半導体チッ
プ内の各トランジスタの動作状態によりトランジスタ群
が必要とする動作時の電力量が異なる場合、必要とする
電力量の種類に合わせて主回路を複数並列に設け、きめ
細く供給電力量の調整を行えるようにしても良い．この
場合には検出回路は主回路ごとに複数並列に設けるのが
良い． また，待機用回路１０及び主回路２０群のそれぞれに発
振部を設けても同様である． さらに、発振部１はシュミットトリガ回路で槽戊しても
良い。
本発明は、上記実施例に限定されるものではなく、適宜
の設計的変更により、適宜の態様で実施し得るものであ
る。
［発明の効果］ 以上説明したように本発明の請求項（１）の半導体集積
回路内の電圧変換回路によれば、矩形波状のパルス信号
を発振する発振部と、該発振部から発振されるパルス信
号を反転すると共にドライブし反転パルス信号を出力す
るバッファと、該バッファから出力される反転パルス信
号に同期した反転パルス励振信号を発生する第一励振部
と、該第一励振部の反転パルス励振信号に同期して前記
パルス信号に対し反転した一定のピーク電位を有する第
一パルス電力を出力端子に出力する第一パワー部とを備
える半導体集積回路内の電圧変換回路において、前記出
力端子の電位を検出し検出信号を出力する検出部と、該
検出部から出力される検出信号及び前記発振部から発振
されるパルス信号を論理演算し電力供給信号あるいは電
力供給停ＩＬ信号を出力する論理演算部と、該論理演算
部から電力供給信号が出力されたとき該電力供給信号に
同期して主励振信号を発生する第二励振部と、該第二励
振部の主励振信号に同期して一定のピーク電位を有する
第二パルス電力を前記出力端子に出力する第二パワー部
とを設けてなる主回路を一あるいは複数並列に備えたの
で、半導体チップ内のトランジスタの待機中における電
力消耗の軽減及び動作状態に関係なく一定電圧の電力の
供給が可能である． また、請求項（３）の半導体集積回路内の電圧変換回路
は、矩形波状の第一パルス信号を発振する第一発振部と
、該第一発振部から発振される第一パルス信号を反転す
ると共にドライブし反転パルス信号を出力するバッファ
と，該バッファから出力される反転パルス信号に同期し
た反転パルス励振信号を発生する第一励振部と、該第一
励振部の反転パルス励振信号に同期して前記第一パルス
信号に対し反転した一定のピーク電位を有する第一パル
ス電力を出力端子に出力する第一パワー部とを備える半
導体集積回路内の電圧変換回路において、矩形波状の第
二パルス信号を発振する第二発振部と、前記出力端子の
電位を検出し検出信号を出力する検出部と、該検出部か
ら出力される検出信号及び前記第二発振部から発振され
る第二パルス信号を論理演算し電力供給信号あるいは電
力供給停止信号を出力する論理演算部と、該論理演算部
から電力供給信号が出力されたとき該電力供給信号に同
期して主励振信号を発生する第二励振部と、該第二励振
部の主励振信号に同期して一定のピーク電位を有する第
二パルス電力を前記出力端子に出力する第二パワー部と
を設けてなる主回路を一あるいは複数並列に備えたので
、請求項（１）と同様に半導体チップ内のトランジスタ
の待機中における電力消耗の軽減及び動作状態に関係な
く一定電圧の電力の供給が可能である．
【図面の簡単な説明】
第１図は本発明の一実施例に係わる半導体集積回路内の
電圧変換回路のブロック図、 第２図は第１図に示した半導体集積回路内の電圧変換回
路の回路図、 第３図は第２図に示したバイアス回路の詳細な回路図、 第４図は半導体チップ内のトランジスタが待機状態にあ
るとき第１図に示した半導体集積回路内の電圧変換回路
の動作を説明するタイムチャート図、第５図は第１図に
示した半導体集積回路内の電圧変換回路から出力される
電力の電圧値の供給電源の変動に対する特性を説明する
特性図、第６図は半導体チップ内のトランジスタが動作
状態にあるとき第１図に示した半導体集積回路内の電圧
変換回路の動作を説明するタイムチャート図，第７図は
従来の半導体集積回路内の電圧変換回路のブロック図で
ある． １・・・発振部 ２・・・バッファ ２−・・・論理演算部 ３、３゛・・・励振部 ４、４−・・・パワー部 ５・・・検出部 １０・・・待機用回路 ２０・・・主回路 第３図 （ａ）検出信号 ＬＷ＆ 第４図 ｙ　ｃｃ　（ｖ） 構　５１ＥＩ

Claims (4)

    【特許請求の範囲】
  1. （１）矩形波状のパルス信号を発振する発振部と、該発
    振部から発振されるパルス信号を反転すると共にドライ
    ブし反転パルス信号を出力するバッファと、該バッファ
    から出力される反転パルス信号に同期した反転パルス励
    振信号を発生する第一励振部と、該第一励振部の反転パ
    ルス励振信号に同期して前記パルス信号に対し反転した
    一定のピーク電位を有する第一パルス電力を出力端子に
    出力する第一パワー部とを備える半導体集積回路内の電
    圧変換回路において、 前記出力端子の電位を検出し検出信号を出力する検出部
    と、該検出部から出力される検出信号及び前記発振部か
    ら発振されるパルス信号を論理演算し電力供給信号ある
    いは電力供給停止信号を出力する論理演算部と、該論理
    演算部から電力供給信号が出力されたとき該電力供給信
    号に同期して主励振信号を発生する第二励振部と、該第
    二励振部の主励振信号に同期して一定のピーク電位を有
    する第二パルス電力を前記出力端子に出力する第二パワ
    ー部とを設けてなる主回路を一あるいは複数並列に備え
    たことを特徴とする半導体集積回路内の電圧変換回路。
  2. （２）検出部は、出力端子の電位を複数の抵抗器で分配
    降下した分配電位に対応する論理レベルの信号として入
    力し該信号を反転した検出信号を出力する検出用インバ
    ータを備え、 論理演算部は、前記検出部から出力される検出信号及び
    発振部から発振されるパルス信号を入力しＮＡＮＤ論理
    に従ってＮＡＮＤ信号を出力するＮＡＮＤゲートと、該
    ＮＡＮＤゲートから出力されるＮＡＮＤ信号を反転して
    反転ＮＡＮＤ信号を出力する論理演算用インバータとか
    らなり、検出信号がＬレベルのとき反転ＮＡＮＤ信号は
    常時Ｌレベルである電力供給停止信号であり、検出信号
    がＨレベルのとき反転ＮＡＮＤ信号は前記パルス信号に
    同期した電力供給信号であり、第一パワー部から供給さ
    れる第一パルス電力は第二パワー部から供給される第二
    パルス電力と１８０度位相がずれることを特徴とする請
    求項（１）記載の半導体集積回路内の電圧変換回路。
  3. （３）矩形波状の第一パルス信号を発振する第一発振部
    と、該第一発振部から発振される第一パルス信号を反転
    すると共にドライブし反転パルス信号を出力するバッフ
    ァと、該バッファから出力される反転パルス信号に同期
    した反転パルス励振信号を発生する第一励振部と、該第
    一励振部の反転パルス励振信号に同期して前記第一パル
    ス信号に対し反転した一定のピーク電位を有する第一パ
    ルス電力を出力端子に出力する第一パワー部とを備える
    半導体集積回路内の電圧変換回路において、矩形波状の
    第二パルス信号を発振する第二発振部と、前記出力端子
    の電位を検出し検出信号を出力する検出部と、該検出部
    から出力される検出信号及び前記第二発振部から発振さ
    れる第二パルス信号を論理演算し電力供給信号あるいは
    電力供給停止信号を出力する論理演算部と、該論理演算
    部から電力供給信号が出力されたとき該電力供給信号に
    同期して主励振信号を発生する第二励振部と、該第二励
    振部の主励振信号に同期して一定のピーク電位を有する
    第二パルス電力を前記出力端子に出力する第二パワー部
    とを設けてなる主回路を一あるいは複数並列に備えたこ
    とを特徴とする半導体集積回路内の電圧変換回路。
  4. （４）検出部は、出力端子の電位を複数の抵抗器で分配
    降下した分配電位に対応する論理レベルの信号として入
    力し該信号を反転した検出信号を出力する検出用インバ
    ータを備え、 論理演算部は、前記検出部から出力される検出信号及び
    第二発振部から発振される第二パルス信号を入力しＮＡ
    ＮＤ論理に従ってＮＡＮＤ信号を出力するＮＡＮＤゲー
    トと、該ＮＡＮＤゲートから出力されるＮＡＮＤ信号を
    反転して反転ＮＡＮＤ信号を出力する論理演算用インバ
    ータとからなり、検出信号がＬレベルのとき反転ＮＡＮ
    Ｄ信号は常時Ｌレベルである電力供給停止信号であり、
    検出信号がＨレベルのとき反転ＮＡＮＤ信号は第一パル
    ス信号に同期した電力供給信号であり、第一パワー部か
    ら出力される第一パルス電力は第二パワー部から供給さ
    れる第二パルス電力と１８０度位相がずれたことを特徴
    とする請求項（３）記載の半導体集積回路内の電圧変換
    回路。
JP2046021A 1989-06-10 1990-02-28 半導体集積回路内の電圧変換回路 Expired - Lifetime JP2902434B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019890008067A KR920010749B1 (ko) 1989-06-10 1989-06-10 반도체 집적소자의 내부전압 변환회로
KR89-8067 1989-06-10

Publications (2)

Publication Number Publication Date
JPH0329510A true JPH0329510A (ja) 1991-02-07
JP2902434B2 JP2902434B2 (ja) 1999-06-07

Family

ID=19287014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2046021A Expired - Lifetime JP2902434B2 (ja) 1989-06-10 1990-02-28 半導体集積回路内の電圧変換回路

Country Status (9)

Country Link
US (1) US5072134A (ja)
JP (1) JP2902434B2 (ja)
KR (1) KR920010749B1 (ja)
CN (1) CN1030020C (ja)
DE (1) DE4006306C2 (ja)
FR (1) FR2648291B1 (ja)
GB (1) GB2232829B (ja)
IT (1) IT1248749B (ja)
NL (1) NL194900C (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2724919B2 (ja) * 1991-02-05 1998-03-09 三菱電機株式会社 基板バイアス発生装置
JPH04255989A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp 半導体記憶装置および内部電圧発生方法
JP2945508B2 (ja) * 1991-06-20 1999-09-06 三菱電機株式会社 半導体装置
DE4130191C2 (de) * 1991-09-30 1993-10-21 Samsung Electronics Co Ltd Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung
IT1258242B (it) * 1991-11-07 1996-02-22 Samsung Electronics Co Ltd Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione
KR940003301B1 (ko) * 1991-12-20 1994-04-20 주식회사 금성사 Ce버스 심볼 엔코딩 처리회로
KR950002015B1 (ko) * 1991-12-23 1995-03-08 삼성전자주식회사 하나의 오실레이터에 의해 동작되는 정전원 발생회로
KR960000619B1 (ko) * 1991-12-27 1996-01-10 후지쓰 가부시끼가이샤 일괄소거형의 불휘발성 반도체 기억장치 및 그의 구동제어회로
US5313111A (en) * 1992-02-28 1994-05-17 Texas Instruments Incorporated Substrate slew circuit providing reduced electron injection
US5359244A (en) * 1992-07-31 1994-10-25 Sgs-Thomson Microelectronics, Inc. Gate drive circuit for a MOS power transistor
JP2831914B2 (ja) * 1992-09-30 1998-12-02 株式会社東芝 半導体集積回路装置
FR2696598B1 (fr) * 1992-10-01 1994-11-04 Sgs Thomson Microelectronics Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrapé.
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
JP3162564B2 (ja) * 1993-08-17 2001-05-08 株式会社東芝 昇圧回路及び昇圧回路を備えた不揮発性半導体記憶装置
EP0646924B1 (en) * 1993-09-30 1999-12-01 STMicroelectronics S.r.l. Voltage booster circuit for generating both positive and negative boosted voltages
KR0124046B1 (ko) * 1993-11-18 1997-11-25 김광호 반도체메모리장치의 승압레벨 감지회로
US5461591A (en) * 1993-12-02 1995-10-24 Goldstar Electron Co., Ltd. Voltage generator for semiconductor memory device
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
US5619161A (en) * 1994-08-31 1997-04-08 International Business Machines Corporation Diffrential charge pump with integrated common mode control
US5525932A (en) * 1994-08-31 1996-06-11 International Business Machines Corporation Lock indicator for phase locked loop circuit
US5491439A (en) * 1994-08-31 1996-02-13 International Business Machines Corporation Method and apparatus for reducing jitter in a phase locked loop circuit
US5502671A (en) * 1994-08-31 1996-03-26 Texas Instruments Incorporated Apparatus and method for a semiconductor memory configuration-dependent output buffer supply circuit
US5513225A (en) * 1994-08-31 1996-04-30 International Business Machines Corporation Resistorless phase locked loop circuit employing direct current injection
US5495207A (en) * 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load
KR0137317B1 (ko) * 1994-12-29 1998-04-29 김광호 반도체 메모리소자의 활성싸이클에서 사용되는 승압회로
JP2738335B2 (ja) * 1995-04-20 1998-04-08 日本電気株式会社 昇圧回路
US5612644A (en) * 1995-08-31 1997-03-18 Cirrus Logic Inc. Circuits, systems and methods for controlling substrate bias in integrated circuits
JP2917914B2 (ja) * 1996-05-17 1999-07-12 日本電気株式会社 昇圧回路
GB2324423B (en) * 1997-04-16 1999-07-21 Lsi Logic Corp Charge pump
KR100319164B1 (ko) * 1997-12-31 2002-04-22 박종섭 다중레벨검출에의한다중구동장치및그방법
JP3566060B2 (ja) * 1998-01-29 2004-09-15 富士通株式会社 半導体装置
US6456152B1 (en) * 1999-05-17 2002-09-24 Hitachi, Ltd. Charge pump with improved reliability
US6278317B1 (en) 1999-10-29 2001-08-21 International Business Machines Corporation Charge pump system having multiple charging rates and corresponding method
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
DE10056293A1 (de) * 2000-11-14 2002-06-06 Infineon Technologies Ag Schaltungsanordnung zur Erzeugung einer steuerbaren Ausgangsspannung
US6388506B1 (en) * 2000-12-15 2002-05-14 Marvell International, Ltd. Regulator with leakage compensation
DE10101558C1 (de) * 2001-01-15 2002-08-08 Infineon Technologies Ag Verfahren zum Steuern einer Versorgungsschaltung und integrierte Schaltung (z.B. DRAM-Speicherbaustein)
KR100406558B1 (ko) * 2001-12-21 2003-11-20 주식회사 하이닉스반도체 반도체 메모리 소자의 전압 발생장치
EP1490742B1 (de) * 2002-04-03 2006-11-15 Infineon Technologies AG Spannungsregleranordnung
JP3539947B2 (ja) * 2002-06-20 2004-07-07 沖電気工業株式会社 パワー検出回路付リミティングアンプ
TWI293464B (en) * 2003-07-08 2008-02-11 Winbond Electronics Corp Two phase internal voltage generator
DE102004011458B4 (de) * 2004-03-09 2007-01-04 Infineon Technologies Ag Schaltungsanordnung zur Bereitstellung einer geregelten Betriebsspannung für einen Datenträger und Verfahren zur Ansteuerung eines NMOS-Längsregeltransistors
KR100605575B1 (ko) * 2004-06-30 2006-07-31 주식회사 하이닉스반도체 테스트 모드시 전하 펌프에서의 토글링 주기를 변경할 수있는 내부 전압 발생 회로 및 방법
KR100806127B1 (ko) * 2006-09-06 2008-02-22 삼성전자주식회사 피크 커런트를 감소시키는 파워 게이팅 회로 및 파워게이팅 방법
JP6090214B2 (ja) * 2014-03-19 2017-03-08 株式会社デンソー 電源回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54153565A (en) * 1978-05-24 1979-12-03 Nec Corp Semiconductor circuit using insulation gate type field effect transistor
US4460835A (en) * 1980-05-13 1984-07-17 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with low power consumption in a standby mode using an on-chip substrate bias generator
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
US4439692A (en) * 1981-12-07 1984-03-27 Signetics Corporation Feedback-controlled substrate bias generator
JPS58105563A (ja) * 1981-12-17 1983-06-23 Mitsubishi Electric Corp 基板バイアス発生回路
US4733108A (en) * 1982-06-28 1988-03-22 Xerox Corporation On-chip bias generator
US4585954A (en) * 1983-07-08 1986-04-29 Texas Instruments Incorporated Substrate bias generator for dynamic RAM having variable pump current level
JPS60176121A (ja) * 1984-02-22 1985-09-10 Toshiba Corp 電圧降下回路
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
JPS6199363A (ja) * 1984-10-19 1986-05-17 Mitsubishi Electric Corp 基板電位発生回路
JPS61163655A (ja) * 1985-01-14 1986-07-24 Toshiba Corp 相補型半導体集積回路
JPH0750552B2 (ja) * 1985-12-20 1995-05-31 三菱電機株式会社 内部電位発生回路
KR890005159B1 (ko) * 1987-04-30 1989-12-14 삼성전자 주식회사 백 바이어스 전압 발생기
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
JPH0817033B2 (ja) * 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路

Also Published As

Publication number Publication date
DE4006306C2 (de) 1996-02-22
NL194900B (nl) 2003-02-03
US5072134A (en) 1991-12-10
IT9020565A1 (it) 1991-12-07
GB9004426D0 (en) 1990-04-25
US5072134B1 (ja) 1993-08-10
GB2232829B (en) 1994-03-23
FR2648291B1 (fr) 1993-03-26
NL194900C (nl) 2003-06-04
CN1048122A (zh) 1990-12-26
JP2902434B2 (ja) 1999-06-07
NL9000482A (nl) 1991-01-02
CN1030020C (zh) 1995-10-11
DE4006306A1 (de) 1990-12-20
KR920010749B1 (ko) 1992-12-14
KR910001774A (ko) 1991-01-31
IT1248749B (it) 1995-01-27
GB2232829A (en) 1990-12-19
IT9020565A0 (ja) 1990-06-07
FR2648291A1 (fr) 1990-12-14

Similar Documents

Publication Publication Date Title
JPH0329510A (ja) 半導体集積回路内の電圧変換回路
US5126695A (en) Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator
KR100313725B1 (ko) 노이즈방지회로를포함하는발진회로
US5559452A (en) N channel output driver with boosted gate voltage
US6333669B1 (en) Voltage converting circuit allowing control of current drivability in accordance with operational frequency
JP4280640B2 (ja) ディジタル処理コンポーネントの給電レベルを調節するシステム及びこれを動作させる方法
US4864255A (en) Oscillator capable of quickly supplying a stable oscillation signal
US6667662B2 (en) Oscillator circuit of internal power generator circuit and control method thereof
JPH08250983A (ja) フィードバック・ラッチおよびその方法
JP2573266B2 (ja) 発振回路
US5744997A (en) Substrate bias voltage controlling circuit in semiconductor memory device
KR100478866B1 (ko) 저전력발진기
US7545128B2 (en) Regulator circuit
JP3597961B2 (ja) 半導体集積回路装置
US10826467B1 (en) High-accuracy dual-mode free running oscillator
JP3733388B2 (ja) 半導体装置
JPS59175218A (ja) Ｃｍｏｓインバ−タ
KR100398575B1 (ko) 반도체 메모리 장치의 고전압 발생회로
JP3359613B2 (ja) 電圧検出回路および電圧検出方法
JP2004129198A (ja) ジッター発生回路及び半導体装置
KR910009556B1 (ko) 백 바이어스 전압발생회로
KR0144998B1 (ko) 전압제어 발진기의 소비전력 감축회로
KR100983771B1 (ko) 저 전압용 링 발진기
JPH019269Y2 (ja)
JP2000049571A (ja) 電圧制御発振器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

EXPY Cancellation because of completion of term